一种低电源电压下低失调低功耗的高速动态比较器制造技术

本发明专利技术公开一种低电源电压下低失调低功耗的高速动态比较器，包括：第一级预放大电路，其接收同相输入信号、反相输入信号、第一、第二电压偏置信号，输出第一同相输出信号、第一反相输出信号；第二级预放大电路，接收第一同相输出信号、第一反相输出信号和时钟控制信号，输出第二同相输出信号、第二反相输出信号；CMOS锁存器电路，接收第二同相输出信号、第二反相输出信号和时钟控制信号，输出第三同相输出信号、第三反相输出信号；SR触发器电路，接收第三同相输出信号、第三反相输出信号，输出同相输出信号、反相输出信号。本发明专利技术为在1.05V下实现的高速动态比较器，提高时钟控制信号的速度，使比较器在高频率仍然具有良好的低失调电压、低功耗的优点。

【技术实现步骤摘要】
一种低电源电压下低失调低功耗的高速动态比较器
本专利技术属于模数转换器中的比较器
，特别是涉及一种低电源电压下的动态比较器。
技术介绍
由于半导体行业和集成电路技术的迅速发展，使得模数转换器成为了电子技术发展的关键所在。而比较器作为模数转换器电路中的核心部分，其各项性能特性对整个模数转换器的性能都具有重要的影响。目前，随着集成电路技术的发展，为电路提供的电源电压逐步降低，这就给传统的动态比较器的设计带来了一定的难度；并且如何在低电源电压下仍能保证比较器电路的各项性能指标，例如失调电压、传输延时、功耗等便成为亟待解决的问题。
技术实现思路
本专利技术的目的在于提供一种低电源电压下的高速动态比较器，能够在较高的工作频率下，仍然能够提升比较器电路的各项性能指标，从而实现模数转换器电路的高速应用。为了实现上述目的，本专利技术采用如下技术方案：一种低电源电压下低失调低功耗的高速动态比较器，包括依次连接的偏置电路、第一级预放大电路、第二级预放大电路、CMOS锁存器电路和SR触发器电路；所述偏置电路，其接收电流源信号，输出第一电压偏置信号、第二电压偏置信号；所述第一级预放大电路，其接收同相输入信号、反相输入信号、第一电压偏置信号和第二电压偏置信号，输出第一同相输出信号、第一反相输出信号；所述第二级预放大电路，其接收第一同相输出信号、第一反相输出信号和时钟控制信号，输出第二同相输出信号、第二反相输出信号；所述CMOS锁存器电路，其接收第二同相输出信号、第二反相输出信号和时钟控制信号，输出第三同相输出信号、第三反相输出信号；所述SR触发器电路，其接收第三同相输出信号、第三反相输出信号，输出同相输出信号、反相输出信号。进一步的，所述偏置电路，包括，第一NMOS晶体管和第二NMOS晶体管，其中，所述第一NMOS晶体管的源极接地；所述第一NMOS晶体管的栅极与漏极相连、与所述第二NMOS晶体管的源极相连；所述第二NMOS晶体管的栅极与漏极相连、与电流源信号相连；所述第一NMOS晶体管的栅极输出第一电压偏置信号；所述第二NMOS晶体管的栅极输出第二电压偏置信号。进一步的，所述的第一级预放大电路，包括：第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，所述第三NMOS晶体管的栅极接收第一偏置电压信号；所述第三NMOS晶体管的源极接地；所述第三NMOS晶体管的漏极、所述第四NMOS晶体管的源极、所述第五NMOS晶体管的源极相连接；所述第四NMOS晶体管的栅极接收同相输入信号；所述第五NMOS晶体管的栅极接收反相输入信号；所述第四NMOS晶体管的漏极、所述第六NMOS晶体管的源极相连接；所述第五NMOS晶体管的漏极、所述第七NMOS晶体管的源极相连接；所述第六NMOS晶体管的栅极、第七NMOS晶体管的栅极与第二电压偏置信号相连接；所述第六NMOS晶体管的漏极、所述第一PMOS晶体管的漏极、所述第三PMOS晶体管的漏极相连接；所述第七NMOS晶体管的漏极、所述第二PMOS晶体管的漏极、所述第四PMOS晶体管的漏极相连接；所述第一PMOS晶体管的漏极、所述第一PMOS晶体管的栅极、所述第二PMOS晶体管的栅极相连接；所述第三PMOS晶体管的栅极、所述第四PMOS晶体管的漏极、所述第四PMOS晶体管的栅极相连接；所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极、所述第三PMOS晶体管的源极、所述第四PMOS晶体管的源极与电源电压相连接；所述第六NMOS晶体管的漏极输出第一同相输出信号；所述第七NMOS晶体管的漏极输出第一反相输出信号。进一步的，所述的第二级预放大电路，包括：第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管和第十二NMOS晶体管，其中，所述第八NMOS晶体管的栅极、所述第十一NMOS晶体管的栅极、所述第十二NMOS晶体管的栅极接收时钟控制信号；所述第八NMOS晶体管的漏极、所述第九NMOS晶体管的源极、所述第十NMOS晶体管的源极相连接；所述第九NMOS晶体管的栅极接收第一反相输出信号；所述第十NMOS晶体管的栅极接收第一同相输出信号；所述第九NMOS晶体管的漏极、所述第十一NMOS晶体管的源极相连接；所述第十NMOS晶体管的漏极、所述第十二NMOS晶体管的源极相连接；所述第八NMOS晶体管的源极与地相连；所述第十一NMOS晶体管的漏极输出第二反相输出信号；所述第十二NMOS晶体管的漏极输出第二同相输出信号。进一步的，所述的CMOS锁存器电路，包括：第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管、第十七NMOS晶体管、第十八NMOS晶体管、第十九NMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管和第十PMOS晶体管，其中，所述第十九NMOS晶体管、所述第十PMOS晶体管构成第一反相器，反相器的输出与第三同相输出信号相连接；所述第十八NMOS晶体管、所述第九PMOS晶体管构成第二反相器，反相器的输出与第三反相输出信号相连接；所述第十三NMOS晶体管源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极、所述第十六NMOS晶体管的源极与地相连接；所述第十三NMOS晶体管的栅极、所述第十六NMOS晶体管的栅极、所述第十五PMOS晶体管的栅极、所述第六PMOS晶体管的栅极、所述第十七NMOS晶体管的栅极与时钟控制信号相连接；所述第十三NMOS晶体管的漏极、所述第十四NMOS晶体管的漏极、所述第十五NMOS晶体管的栅极、所述第五PMOS晶体管的漏极、所述第二反相器的输入相连接；所述第十六NMOS晶体管的漏极、所述第十五NMOS晶体管的漏极、所述第十四NMOS晶体管的栅极、所述第六PMOS晶体管的漏极、所述第一反相器的输入相连接；所述第五PMOS晶体管的源极、所述第十七NMOS晶体管的源极、所述第七PMOS晶体管的漏极、所述第八PMOS晶体管的栅极接收第二反相输出信号；所述第六PMOS晶体管的源极、所述第十七NMOS晶体管的漏极、所述第七PMOS晶体管的栅极、所述第八PMOS晶体管的漏极接收第二同相输出信号；所述第七PMOS晶体管的源极、所述第八PMOS晶体管的源极与电源电压相连接。进一步的，所述的SR触发器电路，包括：第二十NMOS晶体管、第二十一NMOS晶体管、第二十二NMOS晶体管、第二十三NMOS晶体管、第十一PMOS晶体管、第十二PMOS晶体管、第十三PMOS晶体管和第十四PMOS晶体管，其中，所述第二十NMOS晶体管的源极、第二十一NMOS晶体管的源极与地相连接；所述第二十NMOS晶体管的栅极、所述第十一PMOS晶体管的栅极接收第三同相输出信号；所述第二十一NMOS晶体管的栅极、所述第十四PMOS晶体管的栅极接收第三反相输出信号；所述第二十NMOS晶体管的漏极、所述第二十二NMOS晶体管的源极相连接；所述第二十一NMOS晶体管的漏极、所述第二十三NMOS晶体管的源极相连接；所述第二十三NMOS晶体管的漏极、所述第十三PMOS晶体管本文档来自技高网...

【技术保护点】
1.一种低电源电压下低失调低功耗的高速动态比较器，其特征在于，包括依次连接的偏置电路、第一级预放大电路、第二级预放大电路、CMOS锁存器电路和SR触发器电路；所述偏置电路，其接收电流源信号，输出第一电压偏置信号、第二电压偏置信号；所述第一级预放大电路，其接收同相输入信号、反相输入信号、第一电压偏置信号和第二电压偏置信号，输出第一同相输出信号、第一反相输出信号；所述第二级预放大电路，其接收第一同相输出信号、第一反相输出信号和时钟控制信号，输出第二同相输出信号、第二反相输出信号；所述CMOS锁存器电路，其接收第二同相输出信号、第二反相输出信号和时钟控制信号，输出第三同相输出信号、第三反相输出信号；所述SR触发器电路，其接收第三同相输出信号、第三反相输出信号，输出同相输出信号、反相输出信号。

【技术特征摘要】
1.一种低电源电压下低失调低功耗的高速动态比较器，其特征在于，包括依次连接的偏置电路、第一级预放大电路、第二级预放大电路、CMOS锁存器电路和SR触发器电路；所述偏置电路，其接收电流源信号，输出第一电压偏置信号、第二电压偏置信号；所述第一级预放大电路，其接收同相输入信号、反相输入信号、第一电压偏置信号和第二电压偏置信号，输出第一同相输出信号、第一反相输出信号；所述第二级预放大电路，其接收第一同相输出信号、第一反相输出信号和时钟控制信号，输出第二同相输出信号、第二反相输出信号；所述CMOS锁存器电路，其接收第二同相输出信号、第二反相输出信号和时钟控制信号，输出第三同相输出信号、第三反相输出信号；所述SR触发器电路，其接收第三同相输出信号、第三反相输出信号，输出同相输出信号、反相输出信号。2.根据权利要求1所述的一种低电源电压下低失调低功耗的高速动态比较器，其特征在于，所述偏置电路，包括，第一NMOS晶体管和第二NMOS晶体管，其中，所述第一NMOS晶体管的源极接地；所述第一NMOS晶体管的栅极与漏极相连、与所述第二NMOS晶体管的源极相连；所述第二NMOS晶体管的栅极与漏极相连、与电流源信号相连；所述第一NMOS晶体管的栅极输出第一电压偏置信号；所述第二NMOS晶体管的栅极输出第二电压偏置信号。3.根据权利要求1所述的一种低电源电压下低失调低功耗的高速动态比较器，其特征在于，所述的第一级预放大电路，包括：第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管，其中，所述第三NMOS晶体管的栅极接收第一偏置电压信号；所述第三NMOS晶体管的源极接地；所述第三NMOS晶体管的漏极、所述第四NMOS晶体管的源极、所述第五NMOS晶体管的源极相连接；所述第四NMOS晶体管的栅极接收同相输入信号；所述第五NMOS晶体管的栅极接收反相输入信号；所述第四NMOS晶体管的漏极、所述第六NMOS晶体管的源极相连接；所述第五NMOS晶体管的漏极、所述第七NMOS晶体管的源极相连接；所述第六NMOS晶体管的栅极、第七NMOS晶体管的栅极与第二电压偏置信号相连接；所述第六NMOS晶体管的漏极、所述第一PMOS晶体管的漏极、所述第三PMOS晶体管的漏极相连接；所述第七NMOS晶体管的漏极、所述第二PMOS晶体管的漏极、所述第四PMOS晶体管的漏极相连接；所述第一PMOS晶体管的漏极、所述第一PMOS晶体管的栅极、所述第二PMOS晶体管的栅极相连接；所述第三PMOS晶体管的栅极、所述第四PMOS晶体管的漏极、所述第四PMOS晶体管的栅极相连接；所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极、所述第三PMOS晶体管的源极、所述第四PMOS晶体管的源极与电源电压相连接；所述第六NMOS晶体管的漏极输出第一同相输出信号；所述第七NMOS晶体管的漏极输出第一反相输出信号。4.根据权利要求1所述的一种低电源电压下低失调低功耗的高速动态比较器，其特征在于，所述的第二级预放大电路，包括：第八NMOS晶体管、第九NMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管和第十二NMOS晶体管，其中，所述第八NMOS晶体管的栅极、所述第十一NMOS晶体管的栅极、所述第十二NMOS晶体管的栅极接收时钟控制信号；所述第八NMOS晶体管的漏极、所述第九NMOS晶体管的源极、所述第十NMOS晶体管的源极相连接；所述第九NMOS晶体管的栅极接收第一反相输出信号；所述第十NMOS晶体管的栅极接收第一同相输出信号；所述第九NMOS晶体管的漏极、所述第十一NMOS晶体管的源极相连接；所述第十NMOS晶体管的漏极、所述第十二NMOS晶体管的源极相连接；所述第八NMOS晶体管的源极与地相连；所述第十一NMOS晶体管的漏极输出第二反相输出信号；所述第十二NMOS晶体管的漏极输出第二同相输出信号。5.根据权利要求1所述的一种低电源电压下低失调低功耗的高速动态比较器，其特征在于，所述的CMOS锁存器电路，包括：第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管、第十七NMOS晶体管、第十八NMOS晶体管、第十九NMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第...

【专利技术属性】
技术研发人员：张春茗，曹源，杜慧敏，
申请(专利权)人：西安邮电大学，
类型：发明
国别省市：陕西,61