制造半导体存储器装置的方法制造方法及图纸

技术编号:19348839 阅读:4 留言:0更新日期:2018-11-07 16:21
本发明专利技术提供一种制造半导体存储器装置的方法,包含:在半导体衬底上形成位线和位线封盖图案;形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物;形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞;移除第一间隔物的上部部分;形成封闭至少空隙的入口的第一牺牲层;形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物;以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。

【技术实现步骤摘要】
制造半导体存储器装置的方法相关申请的交叉引用本专利申请要求2017年4月13日提交的第10-2017-0048085号以及2017年5月4日提交的第10-2017-0056869号韩国专利申请的优先权,所述韩国专利申请其全部内容以引用的方式并入本文。
本专利技术概念涉及制造半导体存储器装置的方法。
技术介绍
半导体装置由于其小尺寸、多功能和/或低制造成本而可以被认为是电子行业中的重要因素。半导体装置正与电子行业的显著发展高度集成。为了半导体装置的高度集成,半导体装置的图案的线宽度(linewidth)正在减小。然而,为了图案的精细度,需要新的曝光(exposure)技术和/或昂贵的曝光技术,使得高度集成半导体装置是困难的。因此,最近已经进行新集成技术的各种研究。
技术实现思路
本专利技术概念的实例实施例提供一种制造半导体存储器装置的方法,所述方法能够限制和/或防止欧姆层不完美地形成。根据本专利技术概念的实例实施例,一种制造半导体存储器装置的方法可包含:在半导体衬底上形成位线和位线封盖图案,所述位线封盖图案在所述位线上;形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物;形成与所述第一间隔物的侧壁接触的接触塞,所述接触塞具有低于所述第一间隔物的上部末端的顶部表面,所述接触塞包含暴露于所述顶部表面上的空隙;移除所述第一间隔物的上部部分;形成阻挡所述空隙的入口的第一牺牲层;形成覆盖所述位线封盖图案的所述侧壁的第二间隔物,所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面;以及移除所述第一牺牲层。根据本专利技术概念的实例实施例,一种制造半导体存储器装置的方法可包含:在半导体衬底上形成位线和位线封盖图案,所述位线封盖图案在所述位线上;形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物,所述第一间隔物包含第一子间隔物和第二子间隔物;形成与所述第一间隔物的侧壁接触的接触塞,所述接触塞具有低于所述第一间隔物的上部末端的顶部表面;移除所述第一间隔物的上部部分;移除所述接触塞的上部部分以暴露所述第二子间隔物的侧壁;移除所述第二子间隔物的暴露上部部分以暴露所述第一子间隔物的侧壁;形成覆盖所述位线封盖图案的所述侧壁的第二间隔物,所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面;以及形成覆盖所述第一子间隔物的所述侧壁的第三间隔物。根据本专利技术概念的实例实施例,一种制造半导体存储器装置的方法可包含:在半导体衬底上形成位线和位线封盖图案,所述位线封盖图案在所述位线上;形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物;形成与所述第一间隔物的侧壁接触的接触塞,所述接触塞具有低于所述第一间隔物的上部末端的顶部表面;移除所述第一间隔物的上部部分;移除所述接触塞的上部部分以暴露所述第一间隔物的所述侧壁的上部部分;形成覆盖所述位线封盖图案的所述侧壁的第二间隔物,所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面;形成覆盖至少所述第一间隔物的所述侧壁的所述上部部分的保护层;以及执行清洁工艺。附图说明图1A到5A以及7A是说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的平面视图。图1B到5B以及7B是分别沿着图1A到5A以及7A的线A-A'截取的横截面视图。图1C到5C以及7C是分别沿着图1A到5A以及7A的线B-B'截取的横截面视图。图6A到6D是说明制造具有图7B的横截面的半导体存储器装置的方法的横截面视图。图8A到8F是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。图9A到9E是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。图10A到10C是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。图11A和11B是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。图12A和12B是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。图13A到13C是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。图14是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面图。图15A到15E是循序地说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的横截面视图。有源具体实施方式下文中,将结合附图详细地描述本专利技术概念的实例实施例以帮助清楚地理解本专利技术概念。图1A到5A以及7A是说明根据本专利技术概念的实例实施例的制造半导体存储器装置的方法的平面视图。图1B到5B以及7B是分别沿着图1A到5A以及7A的线A-A'截取的横截面视图。图1C到5C以及7C是分别沿着图1A到5A以及7A的线B-B'截取的横截面视图。图6A到6D是说明制造具有图7B的横截面的半导体存储器装置的方法的横截面视图。参看图1A到1C,装置隔离图案102可以形成于衬底100上以界定有源区段ACT。装置隔离沟槽(trench)可以形成于衬底100上,且装置隔离图案102可以填充装置隔离沟槽。装置隔离图案102可以由例如氧化硅层、氮化硅层以及氮氧化硅层中的一种或多种形成。如平面图中所见,有源区段ACT可以在第一方向D1上彼此平行布置。有源区段ACT和装置隔离图案102可以被图案化以形成凹入区105。凹入区105可以跨越有源区段ACT。一对凹入区105可以跨越有源区段ACT中的每一个。如图1A所示,所述一对凹入区105可以将每一有源区段ACT划分为第一源极/漏极区SDR1以及一对第二源极/漏极区SDR2。第一源极/漏极区SDR1可以界定于所述一对凹入区105之间,且所述一对第二源极/漏极区SDR2可以界定于每一有源区段ACT的相对的边缘上。栅极介电层(gatedielectriclayer)107可以形成于凹入区105的内表面上。栅极介电层107可以通过热氧化、化学气相沉积和/或原子层沉积而形成。栅极介电层107可以由例如氧化硅层、氮化硅层和/或金属氧化物层形成。栅极导电层可以形成以填充凹入区105,并且接着被蚀刻以在对应的凹入区105内形成字线WL。栅极导电层可以由例如掺杂杂质的多晶硅、金属氮化物和/或金属形成。字线WL的顶部表面可以凹入而低于有源区段ACT的顶部表面。字线WL可以形成为在与第一方向D1交叉的第二方向D2上延伸。例如氮化硅层等绝缘层可以堆叠在衬底100上以填充凹入区105,并且接着被蚀刻以在对应的字线WL上形成字线封盖(capping)图案110。参看图2A到2C,字线封盖图案110和装置隔离图案102可以用作掩模(mask)以将掺杂剂植入到有源区段ACT中,这可以形成第一掺杂区112a和第二掺杂区112b。第一掺杂区112a和第二掺杂区112b可以分别形成于在图1A中论述的第一源极/漏极区SDR1和第二源极/漏极区SDR2中。绝缘层可以形成于衬底100的整个表面上,并且接着被图案化以形成第一层间介电图案(interlayerdielectricpattern)5。第一层间介电图案5可以由单个层或多个层形成,所述单个层或多个层由氧化硅、氮化硅以及氮氧化硅中的一种或多种组成(或包含所述一种或多种)。第一层间介电图案5可以形成为具有彼此间隔本文档来自技高网...

【技术保护点】
1.一种制造半导体存储器装置的方法,包括:在半导体衬底上形成位线和位线封盖图案,所述位线封盖图案在所述位线上;形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物;形成与所述第一间隔物的侧壁接触的接触塞,所述接触塞具有低于所述第一间隔物的上部末端的顶部表面,所述接触塞包含暴露于所述顶部表面上的空隙;移除所述第一间隔物的上部部分;形成阻挡所述空隙的入口的第一牺牲层;形成覆盖所述位线封盖图案的侧壁的第二间隔物,所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面;以及移除所述第一牺牲层。

【技术特征摘要】
2017.04.13 KR 10-2017-0048085;2017.05.04 KR 10-2011.一种制造半导体存储器装置的方法,包括:在半导体衬底上形成位线和位线封盖图案,所述位线封盖图案在所述位线上;形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物;形成与所述第一间隔物的侧壁接触的接触塞,所述接触塞具有低于所述第一间隔物的上部末端的顶部表面,所述接触塞包含暴露于所述顶部表面上的空隙;移除所述第一间隔物的上部部分;形成阻挡所述空隙的入口的第一牺牲层;形成覆盖所述位线封盖图案的侧壁的第二间隔物,所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面;以及移除所述第一牺牲层。2.根据权利要求1所述的制造半导体存储器装置的方法,其中形成所述第一牺牲层包含形成所述第一牺牲层作为氧化层,且形成所述第一牺牲层包含:以包含氧的溶液涂布所述半导体衬底的整个表面;以及烘干所述溶液。3.根据权利要求1所述的制造半导体存储器装置的方法,进一步包括:形成覆盖所述位线封盖图案的侧壁的第一牺牲间隔物,所述第一牺牲间隔物包含与所述第一牺牲层的材料相同的材料;形成覆盖所述第一牺牲间隔物的侧壁的第二牺牲间隔物,所述第二牺牲间隔物包含对所述第一牺牲间隔物展现蚀刻选择性的材料;使用所述第二牺牲间隔物作为蚀刻掩模移除所述第一牺牲层以及所述接触塞的上部部分;以及移除所述第一牺牲间隔物和所述第二牺牲间隔物,其中形成所述接触塞包含由与所述第一牺牲层相同的材料形成所述接触塞,且移除所述第一牺牲层是在所述形成所述第二间隔物之前执行。4.根据权利要求3所述的制造半导体存储器装置的方法,进一步包括:当形成所述第二间隔物时形成第三间隔物,其中形成所述第一间隔物包含形成覆盖所述位线的侧壁的第一子间隔物以及覆盖所述第一子间隔物的侧壁的第二子间隔物,移除所述第一牺牲层以及所述接触塞的上部部分包含部分地暴露所述第二子间隔物的侧壁,所述制造半导体存储器装置的方法进一步包含移除所述第二子间隔物的一部分以部分地暴露所述第一子间隔物的侧壁,且形成所述第三间隔物包含形成所述第三间隔物以覆盖部分地暴露的所述第一子间隔物的侧壁。5.根据权利要求1所述的制造半导体存储器装置的方法,进一步包括:形成覆盖所述第二间隔物的侧壁的第二牺牲间隔物,所述第二牺牲间隔物包含与所述第一牺牲层的材料相同的材料;以及移除所述第二牺牲间隔物,其中移除所述第二牺牲间隔物是与移除所述第一牺牲层同时执行,且形成所述第一牺牲层包含形成所述第一牺牲层以填充所述空隙。6.根据权利要求1所述的制造半导体存储器装置的方法,进一步包括:形成覆盖所述第二间隔物的侧壁的第二牺牲间隔物,所述第二牺牲间隔物对所述第二间隔物展现蚀刻选择性,其中移除所述第一牺牲层包含使用所述第二牺牲间隔物作为蚀刻掩模,且所述第一牺牲层由与所述第二间隔物的材料相同的材料形成。7.根据权利要求1所述的制造半导体存储器装置的方法,进一步包括:在形成所述第二间隔物之后清洁所述接触塞的所述顶部表面;以及在形成所述第二间隔物之后在所述接触塞的所述顶部表面上形成欧姆层。8.根据权利要求7所述的制造半导体存储器装置的方法,在清洁所述接触塞的所述顶部表面之前,进一步包括:在所述半导体衬底的整个表面上保形地形成保护层,其中清洁所述接触塞的所述顶部表面包含移除所述保护层。9.一种制造半导体存储器装置的方法,包括:在半导体衬底上形成位线和位线封盖图案,所述位线封盖图案在...

【专利技术属性】
技术研发人员:金恩靓金大益金奉秀朴济民张世明黄有商
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1