集成栅极驱动电路及显示设备制造技术

本发明专利技术涉及驱动单元以及驱动装置。驱动单元，包括：寄存器模块，其被配置为在第一低频时钟信号的影响下，产生互为反相的第一控制信号与第二控制信号；多个输出模块，每个输出模块包括：输出支路，其被配置为在第一控制信号的影响下，通过产生驱动晶体管所接收到的高频时钟信号相关联的输出信号；多个下拉支路，其耦合到输出支路，并被配置为在第二控制信号的影响下，将输出支路中相应的多个节点维持在相应的低电位。

Integrated gate drive circuit and display device

The invention relates to a driving unit and a driving device. The drive unit includes: a register module configured to generate a first control signal and a second control signal which are opposite to each other under the influence of the first low frequency clock signal; a plurality of output modules, each of which includes an output branch, which is configured to generate a drive crystal under the influence of the first control signal. The output signal associated with the high-frequency clock signal received by the body tube; a plurality of pull-down branches, which are coupled to the output branch, are configured to maintain the corresponding multiple nodes in the output branch at the corresponding low potential under the influence of the second control signal.

【技术实现步骤摘要】
集成栅极驱动电路及显示设备
本专利技术涉及集成电路领域，特别地涉及一种集成栅极驱动电路及显示设备。
技术介绍
近年来，有源矩阵有机发光显示(Activematrixorganiclightemittingdiode，AMOLED)技术的发展极其迅速。同传统的薄膜晶体管液晶显示器(Thinfilmtransistorliquidcrystallinedisplay,TFT-LCD)相比，AMOLED显示器具有更高的对比度、更高的色彩饱和度和更轻薄的显示模组。AMOLED显示被普遍认为将成为下一代平板显示技术的主流。集成栅极驱动电路(Gatedriveronarray，GOA)技术被广泛地应用在TFT-LCD中。这是因为GOA技术省去栅极电路的绑定(Bonding)工艺，可以形成窄边框显示面板。这减少了生产工艺程序，降低了产品成本，提高了集成度，缩窄了边框，对于提高显示器的性价比具有显著的优势。GOA电路对于提高AMOLED显示器的性能同样具有重要意义。然而，迄今为止，面向AMOLED的GOA电路仍少有问世。这主要是因为，与TFT-LCD不同，AMOLED是基于电流驱动的原理，OLED的发光受到像素电路所产生的与一定灰阶对应的驱动电流的控制。OLED的发光亮度与其流过的驱动电流成正比。由于像素电路的驱动TFT在迁移率、阈值电压等方面存在的不均匀性和漂移现象，在实际应用中，AMOLED像素电路必须针对上述不稳定因素来进行补偿，像素电路中往往具有较复杂的驱动时序才能保证显示的稳定性和均匀性。目前的AMOLED的补偿方式分为像素电路内部补偿和外部补偿这两种。对于像素电路内部补偿来说，出于高分辨率的要求，电路中的TFT数量受到限制，在实现多种补偿功能过程中，需要栅极驱动电路提供更多更复杂的栅极驱动信号。对于外部补偿来说，则需要将驱动TFT的阈值电压、OLED的阈值电压、驱动电流等相关物理量精确地反馈到外部IC中进行计算和补偿，因此需要栅极驱动电路提供超宽脉冲，脉冲宽度甚至达ms量级。这些都对GOA电路的设计提出了新的要求。用于TFT-LCD上的常规GOA电路并不能产生出AMOLED驱动所要求的的驱动时序。图1为传统的驱动单元电路。在产生一种AMOLED像素电路常用的驱动信号时，需要通过改变时钟信号的方式来实现。由于电路内部存在寄生效应，信号在进行高低电位跳变时，将产生动态功耗，使电路的总功耗随之迅速增大。因此，图1所示电路虽然可以通过改变时钟的方法得到需要的输出信号，但是随着时钟信号clkx和clkx-1变为复杂信号，电路的级联信号vcn-2、vgn-2、vcn+1和vcn+2以及本级输出信号vcn、vgn也随之改变，使得信号跳变沿增多，功耗增加；其次，在本级信号输出后的低电位维持阶段，clkx电位跳变时内部节点Q处于悬浮状态，其在受到时钟的多次耦合作用可能出现电荷积聚，从而使输出产生不稳定，甚至可能出现错误输出；此外，在产生复杂输出信号的同时，我们却不希望级联信号也因此变得更复杂，否则，其控制的晶体管将无法处于良好的工作状态，同时将增加电路的动态功耗。由此可见，现有技术中的集成栅极驱动电路针对TFT-LCD而设计，用于产生和时钟脉宽相同的单脉冲信号，在产生复杂信号时，其功耗随产生的信号类型发生剧烈变化，同时性能甚至功能也将受到不良影响，因此不适合面向AMOLED使用。此外，传统GOA电路在产生超宽脉冲时，往往需要特殊设计，否则将会由于内部节点的漏电而使输出产生严重畸变。综上所述，亟需一种结构简单且低功耗的驱动电路。
技术实现思路
本专利技术一方面提出了一种驱动单元，包括：寄存器模块，其被配置为在第一低频时钟信号的影响下，产生互为反相的第一控制信号与第二控制信号；多个输出模块，每个所述输出模块包括：输出支路，其被配置为在所述第一控制信号的影响下，通过产生驱动晶体管所接收到的高频时钟信号相关联的输出信号；多个下拉支路，其耦合到所述输出支路，并被配置为在所述第二控制信号的影响下，将所述输出支路中相应的多个节点维持在相应的低电位。本专利技术另一方面提出了一种驱动装置，其包括：多个级联的驱动单元，其中，通过第N级的驱动单元中的寄存器模块，向第N-1级的驱动单元中的寄存器模块和第N+1级的驱动单元中的寄存器模块提供所述第一控制信号。本专利技术另一方面提出了一种驱动装置，其包括：多个级联的驱动单元，其中，通过第N级的驱动单元中的寄存器模块，向第N-1级的驱动单元中的寄存器模块和第N+1级的驱动单元中的寄存器模块提供所述级联信号。本专利技术另一方面提出了一种显示设备，包括：像素阵列，其包括排列成行和/或列的多个像素装置；数据驱动电路，其配置为经由多条数据线向所述像素阵列提供数据电压信息；控制电路，其包括多个驱动单元，并被配置为经由多条扫描线向所述像素阵列提供扫描信号，其中，每个驱动单元用于输出多个扫描信号。本专利技术另一方面提出了一种扫描信号产生方法，其包括：在第一低频时钟信号的影响下，寄存器模块产生互为反相的第一控制信号与第二控制信号；当第一控制信号有效时，通过多个输出模块输出多个扫描信号；在输出结束后并在所述输出模块接收到下一个有效的第一控制信号之前，将所述输出模块的输出端维持在低电位。附图说明下面，将结合附图对本专利技术的优选实施方式进行进一步详细的说明，其中：图1为传统的驱动单元电路示意图；图2为依据本专利技术实施例的驱动单元的架构图；图3a为依据本专利技术第一实施例的驱动单元的架构图；图3b为图3a中驱动单元的时序图；图3c为依据本专利技术第一实施例的驱动单元与和图1中驱动单元的功耗对比图；图4a为依据本专利技术第一实施例的驱动装置架构示意图；图4b为图4a中的驱动装置产生连续脉冲的级联仿真图；图4c为图4a中的驱动装置产生超宽脉冲时的仿真波形图；图5为依据本专利技术第二实施例的驱动装置架构示意图；图6为依据本专利技术第二实施例的驱动单元的结构示意图图7a为依据本专利技术第三实施例的驱动单元的示意图；图7b为依据本专利技术第三实施例的驱动单元的工作时序图；图8为依据本专利技术实施例的生成扫描信号的流程图；图9为依据本专利技术实施例的显示设备的架构图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。术语“像素装置”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场本文档来自技高网...

【技术保护点】
1.一种驱动单元，包括：寄存器模块，其被配置为在第一低频时钟信号的影响下，产生互为反相的第一控制信号与第二控制信号；多个输出模块，每个所述输出模块包括：输出支路，其被配置为在所述第一控制信号的影响下，通过产生驱动晶体管所接收到的高频时钟信号相关联的输出信号；多个下拉支路，其耦合到所述输出支路，并被配置为在所述第二控制信号的影响下，将所述输出支路中相应的多个节点维持在相应的低电位。

【技术特征摘要】
1.一种驱动单元，包括：寄存器模块，其被配置为在第一低频时钟信号的影响下，产生互为反相的第一控制信号与第二控制信号；多个输出模块，每个所述输出模块包括：输出支路，其被配置为在所述第一控制信号的影响下，通过产生驱动晶体管所接收到的高频时钟信号相关联的输出信号；多个下拉支路，其耦合到所述输出支路，并被配置为在所述第二控制信号的影响下，将所述输出支路中相应的多个节点维持在相应的低电位。2.根据权利要求1所述的驱动单元，其中，所述输出支路还包括隔离器，所述隔离器被配置为在其所接收到的另一高频时钟信号的影响下，维持所述驱动晶体管的控制极的电位。3.根据权利要求2所述的驱动单元，其中，所述隔离器包括：第一晶体管，其第一极接收高电位信号，控制极接收所述第一控制信号；第二晶体管，其第一极耦合到所述第一晶体管的第二极，控制极接收第二高频时钟信号，第二极耦合到所述驱动晶体管的控制极。4.根据权利要求3所述的驱动单元，其中，所述输出模块还包括：第三晶体管，其第一极和控制极相耦合以接收所述第一控制信号，第二极耦合到所述第一晶体管的控制极，以向所述第一晶体管提供所述第一控制信号。5.根据权利要求3所述的驱动单元，其中，所述多个下拉支路包括：第一下拉支路，其耦合到所述第一晶体管的控制极，被配置为基于所述第二控制信号将所述第一晶体管的控制极维持在第一低电位；第二下拉支路，其耦合到所述驱动晶体管的控制极，被配置为基于所述第二控制信号将所述驱动晶体管的控制极维持在所述第一低电位；以及第三下拉支路，其耦合到所述驱动晶体管的第二极，被配置为基于所述第二控制信号将所述驱动晶体管的第二极维持在第二低电位。6.根据权利要求5所述的驱动单元，其中，所述第一下拉支路包括：第四晶体管，其控制极接收所述第二控制信号，第一极耦合到所述第一晶体管的控制极，第五晶体管，其控制极接收所述第二控制信号，第一极耦合到所述第四晶体管的第二极，第二极耦合到第一低电位；所述第二下拉支路包括：第六晶体管，其控制极接收所述第二控制信号，第一极耦合到所述驱动晶体管的控制极，第七晶体管，其控制极接收所述第二控制信号，第一极耦合到所述第六晶体管的第二极，第二极耦合到第一低电位。7.根据权利要求6所述的驱动单元，其中，所述输出模块还包括：反偏支路，其耦合到所述驱动晶体管的第二极、所述第四晶体管的第二极以及所述第六晶体管的第二极，被配置为当所述输出信号为高电位时，使得所述所述第四晶体管、所述第六晶体管形成反偏。8.根据权利要求7所述的驱动单元，其中，所述反偏支路包括：第八晶体管，其控制极与第一极均耦合到所述驱动晶体管的第二极，第二极耦合到所述第四晶体管的第二极以及所述第六晶体管的第二极。9.根据权利要求1所述的驱动单元，其中，所述寄存器模块包括：第九晶体管，其控制极接收所述第一低频时钟信号、第一极接收第一输入信号；第十晶体管，其控制极耦合到所述第九晶体管的第二极，第一极接收第二低频时钟信号；第十一晶体管，其第一极耦合到所述第十晶体管的第二极，第二极耦合到所述第三低电位；第十二晶体管，其控制极接收第二输入信号，第一极耦合到所述第十晶体管的第二极，第二极耦合到所述第三低电位；第十三晶体管，其控制极与第一极均耦合到高电位，第二极耦合到所述第十一晶体管的控制极；第十四晶体管，其控制极耦合到所述第十晶体管的第二极，第一极耦合到所述第十三晶体管的第二极，第二极耦合到所述第三低电位，...

【专利技术属性】
技术研发人员：张盛东，王莹，廖聪维，吴继祥，霍新新，易水平，谢锐彬，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东,44