多芯片连接电路制造技术

一种多芯片连接电路，其用于包括系统单芯片以及射频芯片内。上述系统单芯片包括数字基频电路以及第一传输接口，而上述数字基频电路用以收发以及处理数字数据。第一传输接口耦接数字基频电路，以依据高速串列输入输出标准接收或发送上述数字数据。上述射频芯片包括第二传输接口以及射频链模块，而第二传输接口耦接上述系统单芯片的第一传输接口并收发上述数字数据。射频链模块耦接上述第二传输接口，将上述数字数据转换为发射模拟信号，或将接收模拟信号转换为上述数字数据。

Multi chip connection circuit

A multi chip connection circuit is used for system single chip and RF chip. The single chip of the system includes a digital fundamental frequency circuit and a first transmission interface, and the digital fundamental frequency circuit is used to transmit, receive and process digital data. The first transmission interface is coupled with a digital fundamental frequency circuit to receive or transmit the above-mentioned digital data according to a high-speed serial input and output standard. The radio frequency chip includes a second transmission interface and a radio frequency chain module, while the second transmission interface couples the first transmission interface of the single chip of the system and transmits and receives the digital data. The radio frequency chain module is coupled with the second transmission interface to convert the above digital data into transmitting analog signals or receiving analog signals into the above digital data.

【技术实现步骤摘要】
多芯片连接电路
本专利技术是有关于一种连接多个芯片的电路，且特别是有关于一种连接具有无线通讯功能的多芯片连接电路。
技术介绍
随着物联网技术的进步，具备无线通讯能力的电子设备的应用领域日益广泛，例如车用电子、医疗电子、穿戴式电子、家电等等各种领域。对于这些电子设备而言，具备无线通讯功能的需求越来越高。举例而言，越来越多的电子设备被要求具备WIFI功能，以利用WIFI功能进行数据传输或电子设备的控制等。因此，如何将具备无线通讯功能之元件与电子设备的主控芯片进行整合为本领域技术人员关心的议题。传统之系统单芯片(SOC)可将多种元件，比如是动态随机存取存储器、快闪存储器、逻辑电路以及射频(radiofrequency，RF)元件等，整合于同一芯片上。虽然上述作法可提高其功能性(functionality)及电性功能，但由于不同功能元件之制造方法与制程选择具有各自考量，因此其设计与验证上的复杂度与困难度都相当的高。此外，于另一解决方案中，透过将具备USB接口或PCIE接口的无线通讯芯片卡与电子设备的系统单芯片相连接，可使电子设备具备无线通讯能力。然而，上述方案的无线通讯芯片卡与系统单芯片并无法共用同一随机存取存储器，且需要额外设置用以连接无线通讯芯片卡与电子设备的USB接口或PCIE接口，上述现象将导致制造成本提升。此外，于又一解决方案中，芯片设计者可将无线通讯电路中的数字电路与模拟数字/数字模拟转换器整合于系统单芯片中，并将无线通讯电路中的模拟前端电路独立拉出。然而，上述方案用以连接系统单芯片中模拟数字/数字模拟转换器与模拟前端电路的模拟信号传输接口非常容易产生电磁干扰(EMI)的现象，因而降低信号传输品质。
技术实现思路
有鉴于此，本专利技术提供一种连接具备无线通讯功能的多芯片连接电路，其可大幅降低制作成本并可有效改善电磁干扰现象。本专利技术的一实施例提供一种多芯片连接电路，其包括系统单芯片以及射频芯片。上述系统单芯片包括数字基频电路以及第一传输接口，而上述数字基频电路用以收发以及处理数字数据。第一传输接口耦接数字基频电路，以依据高速串列输入输出标准接收或发送上述数字数据。上述射频芯片包括第二传输接口以及射频链模块，而第二传输接口耦接上述系统单芯片的第一传输接口并收发上述数字数据。射频链模块耦接上述第二传输接口，将上述数字数据转换为发射模拟信号，或将接收模拟信号转换为上述数字数据。于本专利技术的一实施例中，上述射频芯片耦接天线，并透过上述天线发射上述发射模拟信号或接收上述接收模拟信号。于本专利技术的一实施例中，上述发射模拟信号以及上述接收模拟信号符合无线保真度(wirelessfidelity，WiFi)标准，而上述第一传输接口与上述第二传输接口为支援高速串列输入输出标准的串化器/解串化器(serializer/deserializer，SERDES)接口。于本专利技术的一实施例中，上述系统单芯片与上射频芯片设置于电路基板上，上述第一传输接口与上述第二传输接口经由上述电路基板上的传输导体相连。于本专利技术的一实施例中，上述射频链模块包括数字模拟转换器、模拟数字转换器，以及收发器。数字模拟转换器将数字数据转换为发射模拟信号，而模拟数字转换器取样接收模拟信号而产生数字数据。收发器耦接数字模拟转换器与模拟数字转换器，对发射模拟信号或接收模拟信号进行滤波与功率放大。于本专利技术的一实施例中，上述系统单芯片更包括另一第一传输接口。上述数字基频电路经由上述另一第一传输接口连接至另一射频芯片的另一第二传输接口。上述另一射频芯片包括另一第二传输接口以及另一射频链模块。上述另一第二传输接口耦接至上述第一传输接口，并收发上述数字数据。上述另一射频链模块耦接上述另一第二传输接口，将上述数字数据转换为另一发射模拟信号，或将另一接收模拟信号转换为上述数字数据。于本专利技术的一实施例中，上述射频芯片耦接天线，上述发射模拟信号与上述接收模拟信号经由上述天线传输。上述另一射频天线耦接至另一天线，上述另一发射模拟信号与上述另一接收模拟信号经由上述另一天线传输。基于上述，在本专利技术的一实施例中，无线通讯系统的数字基频电路整合于系统单芯片之内，而无线通讯系统的射频链模块则可另外封装于射频芯片之内。此外，整合有数字基频电路的系统单芯片可透过高速串化器/解串化器接口与射频芯片相连以传输数字数据。如此，可在改善电磁干扰与电磁耐受性的情况下进一步大幅降低制作成本，并可缩短系统单芯片的开发时间。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1是根据本专利技术的一实施例所绘示的多芯片连接电路的示意图。图2是根据本专利技术的一实施例所绘示的多芯片连接电路的示意图。图3是根据本专利技术的一实施例所绘示的多芯片连接电路的示意图。图4是根据本专利技术的一实施例所绘示的设置于电路板上的多芯片连接电路的示意图。附图标记说明10、30：多芯片连接电路100、400、901：系统单芯片200、500、700、902、903、904：射频芯片110、410：数字基频电路120、420、430：第一传输接口220、520、720：第二传输接口210、510、710：射频链模块D1、D2、D1’、D2’、D3、D4、D3’、D4’、D5、D6、D5’、D6’：数字数据R1、R3、R5：发射模拟信号R2、R4、R6：接收模拟信号300、600、800、905、906、907：天线211：数字模拟转换器212：模拟数字转换器213：收发器214：数字前端电路P1：电路基板具体实施方式现将详细参考本示范性实施例，在附图中说明所述示范性实施例之实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。图1是根据本专利技术的一实施例所绘示的多芯片连接电路的示意图。请参照图1，多芯片连接电路10包括系统单芯片100以及射频芯片200。系统单芯片(System-on-a-chip，SoC)10是指将一个完整的系统放入一个封装芯片中，系统单芯片10还可包括处理器、存储器，以及周边电路等等元件，本专利技术对此并不限制。于本实施例中，系统单芯片10包括数字基频电路110以及第一传输接口120。数字基频电路110可进行数字信号的压缩/解压缩、频道编码/解码、加密/解密、调变/解调等运算工作。于本实施例中，数字基频电路110可收发以及处理数字数据。例如，数字基频电路110可由内部的数字信号处理模块(图中未示)进行处理，例如可将信号处理为数字数据D1，并透过第一传输接口120将数字数据D1传送至外部芯片(例如为图1中的射频芯片200)。数字基频电路110也可从第一传输接口接收数字数据D2并进一步对数字数据D2进行数字信号处理。此外，数字基频电路110例如可经由多层式先进高性能总线(multi-layeradvancedhigh-performancebus，AHB)或多层式高阶可扩展接口(multi-layeradvancedeXtensibleinterface，AXI)等存储器连接接口而连接至系统单芯片100内的随机存取存储器(图中未示)。第一传输接口120耦接数字基频电路110，以依据高速串列输入输出标准接收或发送串列式的数字数据D1’/D2’。第一传输接口120可包括本文档来自技高网...

【技术保护点】
1.一种多芯片连接电路，其特征在于，包括：一系统单芯片，包括：一数字基频电路，用以收发以及处理一数字数据；以及一第一传输接口，耦接该数字基频电路，以依据一高速串列输入输出标准接收或传输该数字数据；以及一射频芯片，包括：一第二传输接口，耦接该第一传输接口，并收发该数字数据；以及一射频链模块，耦接该第二传输接口，将该数字数据转换为一发射模拟信号，或将一接收模拟信号转换为该数字数据。

【技术特征摘要】
1.一种多芯片连接电路，其特征在于，包括：一系统单芯片，包括：一数字基频电路，用以收发以及处理一数字数据；以及一第一传输接口，耦接该数字基频电路，以依据一高速串列输入输出标准接收或传输该数字数据；以及一射频芯片，包括：一第二传输接口，耦接该第一传输接口，并收发该数字数据；以及一射频链模块，耦接该第二传输接口，将该数字数据转换为一发射模拟信号，或将一接收模拟信号转换为该数字数据。2.如权利要求1所述的多芯片连接电路，其特征在于，该射频芯片耦接一天线，并透过该天线发射该发射模拟信号或接收该接收模拟信号。3.如权利要求1所述的多芯片连接电路，其特征在于，其中该发射模拟信号以及该接收模拟信号符合无线保真度标准，而该第一传输接口与该第二传输接口为支援该高速串列输入输出标准的一串化器/解串化器接口。4.如权利要求1所述的多芯片连接电路，其特征在于，其中，执行该无线保真度标准所需的所有模拟电路均设置于该射频芯片中，执行该无线保真度标准所需的所有数字电路均设置于该系统单芯片中。5.如权利要求1所述的多芯片连接电路，其特征在于，其中该系统单芯片与...

【专利技术属性】
技术研发人员：李建新，克里斯汀·艾希罗特，李汉军，法比欧·埃皮法尼奥，
申请(专利权)人：扬智科技股份有限公司，
类型：发明
国别省市：中国台湾,71