基于差分耦合线的毫米波放大器匹配电路制造技术

本发明专利技术公开一种基于差分耦合线的毫米波放大器匹配电路，属于射频与毫米波太赫兹集成电路设计领域，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS晶体管、一个反馈电容和一组差分耦合线；所述匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络；所述输入匹配网络采用第三差分耦合线，所述级间匹配网络包括第四差分耦合线和第一隔直电容，所述输出匹配网络包括第五差分耦合线和第二隔直电容；各组差分耦合线均分别由两根平行放置且相互耦合的传输线组成。本发明专利技术在保证功耗不变的前提下，能大幅提高增益，同等条件下增强稳定性，减小版图面积，从而提高放大器的性能。

Millimeter wave amplifier matching circuit based on differential coupling line

The invention discloses a millimeter-wave amplifier matching circuit based on differential coupling line, which belongs to the design field of radio frequency and millimeter-wave terahertz integrated circuit. The circuit consists of two-stage amplifier circuit and matching network connected to two-stage amplifier circuit. Each amplifier circuit includes a NMOS transistor and a feedback capacitor, respectively. The matching network consists of an input matching network, an inter-stage matching network and an output matching network. The input matching network adopts a third differential coupling line, the inter-stage matching network includes a fourth differential coupling line and a first capacitor, and the output matching network includes a fifth differential coupling line and an output matching network. The second isolating capacitor; each group of differential coupling lines consists of two parallel and coupled transmission lines. Under the premise of guaranteeing the constant power consumption, the invention can greatly improve the gain, enhance the stability under the same conditions, reduce the layout area, thereby improving the performance of the amplifier.

【技术实现步骤摘要】
基于差分耦合线的毫米波放大器匹配电路
本专利技术属于射频与毫米波太赫兹集成电路设计领域，特别涉及一种基于差分耦合线的毫米波放大器匹配电路。
技术介绍
21世纪以来，信息技术的爆炸式增长带动了集成电路产业的飞速发展。一方面用户的通信速率需求快速增长，导致2G、3G、4G、WLAN的通信速度越来越难满足用户的需求，另一方面，低频的频谱资源也越来越少，一些新的应用很难在该范围内找到频段。这一背景下催生了毫米波的应用。2009年IRTS(InternationalTechnologyRoadmapforSemiconductors，国际半导体工艺路线图)定义的毫米波波段为10GHz～100GHz，太赫兹波段为100GHz～10THz，相对于低频段有着较宽的频谱资源。由于上述原因，导致毫米波太赫兹段下的芯片应用设计得到了学术领域和工业界的关注。工作在射频毫米波太赫兹波段的低噪声放大器(LNA)，需要在满足低成本、低功耗的同时实现高增益、宽频带覆盖范围、充足的电路稳定性。匹配网络的设计在放大器的设计中非常重要，因为它直接影响放大器的增益、带宽以及放大器的稳定性。现有的基于变压器的放大器匹配电路组成如图1所示，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS(Negativechannel–Metal–Oxide-Semiconductor，N型金属氧化物半导体)晶体管、一个反馈电容和一组差分耦合线；匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络，输入匹配网络采用变压器TF1，级间匹配网络由变压器TF2和隔直电容C3构成，输出匹配网络由变压器TF3和隔直电容C4构成。其中，每组对差分耦合线CPT-Line由两根平行放置且相互耦合的传输线组成，每对传输线相互耦合如图2，图2中箭头用来显示两根传输线的相互耦合的磁场分布，初级传输线的上下两端分别标号为1、2，次级传输线的上下两端分别标号为3、4。每个变压器TF由两个相互耦合的电感线圈组成。初级电感线圈的上下两端分别标号为1、2，次级电感线圈的上下两端分别标号为3、4。放大电路中，第一级放大电路由NMOS晶体管MN1、反馈电容C1、差分耦合线CPT-Line1组成，NMOS晶体管MN1的漏极接到差分耦合线CPT-Line1的4端口，差分耦合线CPT-Line1的3端口接电源VDD，耦合信号通过差分耦合线CPT-Line1的1端口接反馈电容C1一端，反馈电容C1另一端接回NMOS晶体管MN1的栅极，差分耦合线CPT-Line1的2端口接地；第二级放大电路由NMOS晶体管MN2、反馈电容C2、差分耦合线CPT-Line2组成，NMOS晶体管MN2的漏极接到差分耦合线CPT-Line2的4端口，差分耦合线CPT-Line2的3端口接电源VDD，耦合信号通过差分耦合线CPT-Line2的1端口接反馈电容C2一端，反馈电容C2另一端接回NMOS晶体管MN2的栅极，差分耦合线CPT-Line2的2端口接地。匹配网络中：输入匹配网络由变压器TF1完成，变压器TF1的1端口接输入信号RFIN，变压器TF1的2端口接地，变压器TF1的3端口接第一级放大电路中NMOS晶体管MN1的栅极，变压器TF1的4端口接电压偏置Vbias；级间匹配网络由变压器TF2和隔直电容C3完成，变压器TF2的1端口接NMOS晶体管MN1的漏级，变压器TF2的2端口接隔直电容C3一端，隔直电容C3另一端接地，变压器TF2的3端口接第二级放大电路中NMOS晶体管MN2的栅极，变压器TF2的4端口接电压偏置Vbias；输出匹配网络由变压器TF3和隔直电容C4完成，变压器TF3的1端口接NMOS晶体管MN2的漏级，变压器TF3的2端口接隔直电容C4一端，隔直电容C4另一端接地，变压器TF3的3端口接输出信号RFOUT，变压器TF3的4端口接地。现有的基于变压器的放大器匹配电路在射频与毫米波太赫兹波段下，波长变得很短，尽管芯片面积减小了，降低了成本，但是对于变压器作为输入输出匹配、级间匹配这类无源部分的设计也增加了难度，版图布局变得更加困难。其次，CMOS工艺的有损硅衬底和变压器作为无源器件较低的品质因素Q会在匹配电路中进一步增加信号的损失，在高频下这种损耗变得很大，会降低功率放大器的增益，因此，在这样高频率的波段就难以获得可以覆盖一定带宽的足够大的增益。另外，在太赫兹频段，变压器极易到达其自谐振频率，为放大器的稳定性设计带来风险。
技术实现思路
有鉴于此，本专利技术的目的在于为克服已有技术的不足，提出了一种基于差分耦合线的毫米波放大器匹配电路结构，本专利技术在于消除变压器在太赫兹频段自谐振频率低，输出损耗大，布局困难等问题。在保证功耗不变的前提下，相比已有的技术，能够很大程度上提高增益，同等条件下增强稳定性，减小版图面积，从而提高放大器的性能。为了实现上述目的，本专利技术采用如下技术方案：本专利技术提出的一种基于差分耦合线的毫米波放大器匹配电路，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS晶体管、一个反馈电容和一组差分耦合线；所述匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络；其特征在于，所述输入匹配网络采用第三差分耦合线，所述级间匹配网络包括第四差分耦合线和第一隔直电容，所述输出匹配网络包括第五差分耦合线和第二隔直电容；各组差分耦合线均分别由两根平行放置且相互耦合的传输线组成，初级传输线的上下两端分别标号为1、2，次级传输线的上下两端分别标号为3、4；各元器件的连接关系为：各级放大电路中，所述NMOS晶体管的漏极接到差分耦合线的4端口，差分耦合线的3端口接电源，耦合信号通过差分耦合线的1端口接反馈电容一端，反馈电容另一端接回NMOS晶体管的栅极，差分耦合线的2端口接地；所述输入匹配网络中，第三差分耦合线的1端口接输入信号，第三差分耦合线的2端口接地，第三差分耦合线的3端口接第一级放大电路中NMOS晶体管的栅极，第三差分耦合线的4端口接电压偏置；所述级间匹配网络中，第四差分耦合线的1端口接第一级放大电路中NMOS晶体管的漏级，第四差分耦合线的2端口接第一隔直电容一端，第一隔直电容另一端接地，第四差分耦合线的3端口接第二级放大电路中NMOS晶体管的栅极，第四差分耦合线的4端口接电压偏置；所述输出匹配网络中，第五差分耦合线的1端口接第二级放大电路中NMOS晶体管的漏级，第五差分耦合线的2端口接第二隔直电容一端，第二隔直电容另一端接地，第五差分耦合线的3端口接输出信号，第五差分耦合线的4端口接地。本专利技术的技术特点及有益效果：1、利用差分耦合线代替传统的变压器匹配方式，解决变压器的电感线圈在太赫兹电路靠近自谐振频率，从而可能引起电路不稳定的问题。差分耦合线的每一级本质上依旧为传输线，其自身相对电感的自谐振频率较高，极大地提高了整个匹配网络的自谐振频率，使放大器电路的稳定性提高。2、利用差分耦合线代替传统的变压器匹配方式，解决变压器的电感线圈在太赫兹电路时Q值变低，输出损耗变大，从而导致电路增益变低的问题。电感是开放的电磁结构，很容易就会被周围各种寄生所影响，在工作频率较高时(进入射频毫米波波段)，寄生效应的影响将会变得不可忽略，也会因此本文档来自技高网...

【技术保护点】
1.一种基于差分耦合线的毫米波放大器匹配电路，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS晶体管、一个反馈电容和一组差分耦合线；所述匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络；其特征在于，所述输入匹配网络采用第三差分耦合线，所述级间匹配网络包括第四差分耦合线和第一隔直电容，所述输出匹配网络包括第五差分耦合线和第二隔直电容；各组差分耦合线均分别由两根平行放置且相互耦合的传输线组成，初级传输线的上下两端分别标号为1、2，次级传输线的上下两端分别标号为3、4；各元器件的连接关系为：各级放大电路中，所述NMOS晶体管的漏极接到差分耦合线的4端口，差分耦合线的3端口接电源，耦合信号通过差分耦合线的1端口接反馈电容一端，反馈电容另一端接回NMOS晶体管的栅极，差分耦合线的2端口接地；所述输入匹配网络中，第三差分耦合线的1端口接输入信号，第三差分耦合线的2端口接地，第三差分耦合线的3端口接第一级放大电路中NMOS晶体管的栅极，第三差分耦合线的4端口接电压偏置；所述级间匹配网络中，第四差分耦合线的1端口接第一级放大电路中NMOS晶体管的漏级，第四差分耦合线的2端口接第一隔直电容一端，第一隔直电容另一端接地，第四差分耦合线的3端口接第二级放大电路中NMOS晶体管的栅极，第四差分耦合线的4端口接电压偏置；所述输出匹配网络中，第五差分耦合线的1端口接第二级放大电路中NMOS晶体管的漏级，第五差分耦合线的2端口接第二隔直电容一端，第二隔直电容另一端接地，第五差分耦合线的3端口接输出信号，第五差分耦合线的4端口接地。...

【技术特征摘要】
1.一种基于差分耦合线的毫米波放大器匹配电路，该电路由两级放大电路和连接于两级放大电路间的匹配网络构成；各级放大电路均分别包括一个NMOS晶体管、一个反馈电容和一组差分耦合线；所述匹配网络分为输入匹配网络、级间匹配网络和输出匹配网络；其特征在于，所述输入匹配网络采用第三差分耦合线，所述级间匹配网络包括第四差分耦合线和第一隔直电容，所述输出匹配网络包括第五差分耦合线和第二隔直电容；各组差分耦合线均分别由两根平行放置且相互耦合的传输线组成，初级传输线的上下两端分别标号为1、2，次级传输线的上下两端分别标号为3、4；各元器件的连接关系为：各级放大电路中，所述NMOS晶体管的漏极接到差分耦合线的4端口，差分耦合线的3端口接电源，耦合信号通过差分耦合线的1端口接反馈电容一端，反馈电容另...

【专利技术属性】
技术研发人员：张雷，林琳，王燕，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11