晶体管及其制作方法技术

本发明专利技术揭示了一种晶体管及其制作方法，晶体管包括半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；位于所述堆叠结构上的栅极结构。由此在所述第一堆叠层突出所述第二堆叠层所造成的开口中形成了薄膜侧墙，实现了对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。

Transistor and its making method

The invention discloses a transistor and its fabrication method. The transistor includes a semiconductor substrate; a stacking structure located on the semiconductor substrate includes a first stacking layer and a second stacking layer of staggered stacking, the first stacking layer highlights the second stacking layer to form on the outer side of the stacking structure. An opening; a thin film side wall located in the opening, the thin film side wall located on the side wall of the second stacking layer and the surface of the first stacking layer; and a gate structure located on the stacking structure. A thin film side wall is formed in the opening caused by the first stacking layer highlighting the second stacking layer, thus shielding the opening, thereby reducing the parasitic capacitance between the gate and the source/drain.

【技术实现步骤摘要】
晶体管及其制作方法
本专利技术涉及半导体
，特别是涉及一种晶体管及其制作方法。
技术介绍
通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子的厚度，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难。纳米线场效应晶体管(NWFET，Nano-WireMOSFET)成为一个较佳的尝试方案。一方面，NWFET中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力。另一方面，NWFET缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。但是如何进一步提高NWFET的性能，依然需要付出诸多努力。
技术实现思路
本专利技术的目的在于提供一种晶体管及其制作方法，改善栅极与源极/漏极之间的寄生电容。为解决上述技术问题，本专利技术提供一种晶体管，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及位于所述堆叠结构上的栅极结构。可选的，对于所述的晶体管，所述薄膜侧墙的厚度为可选的，对于所述的晶体管，所述薄膜侧墙的介电常数大于等于20。可选的，对于所述的晶体管，还包括填充在所述开口内的被所述薄膜侧墙包围的填充侧墙。可选的，对于所述的晶体管，所述填充侧墙为氧化硅材质或氮化硅材质。可选的，对于所述的晶体管，所述第一堆叠层突出所述第二堆叠层2nm-20nm。可选的，对于所述的晶体管，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质。本专利技术还提供一种晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。可选的，对于所述的晶体管的制作方法，在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口的步骤包括：在所述半导体衬底上形成交错堆叠的第一堆叠层和第二堆叠层；刻蚀所述第二堆叠层，使得所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及在所述堆叠结构上形成栅极结构可选的，对于所述的晶体管的制作方法，在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面的步骤包括：沉积薄膜材料层，覆盖所述半导体衬底、所述栅极结构及所述堆叠结构；刻蚀去除部分薄膜材料层，保留位于所述第二堆叠层侧壁和第一堆叠层表面之间的部分薄膜材料层，作为所述薄膜侧墙。可选的，对于所述的晶体管的制作方法，采用干法刻蚀去除部分薄膜材料层。可选的，对于所述的晶体管的制作方法，所述薄膜侧墙的介电常数大于等于20。可选的，对于所述的晶体管的制作方法，在沉积薄膜材料层，覆盖所述半导体衬底、所述栅极结构及所述堆叠结构之后；在刻蚀去除部分薄膜材料层之前，还包括：沉积填充材料层覆盖所述薄膜材料层，所述填充材料层填充满所述开口；刻蚀去除部分填充材料层，保留位于所述开口中的部分填充材料层，作为填充侧墙，所述填充侧墙被所述薄膜材料层包围。可选的，对于所述的晶体管的制作方法，采用干法刻蚀去除部分填充材料层。本专利技术提供的晶体管及其制作方法中，晶体管包括半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及位于所述堆叠结构上的栅极结构。由此在所述第一堆叠层突出所述第二堆叠层所造成的开口中形成了薄膜侧墙，实现了对开口的遮挡，由此降低了栅极与源极/漏极之间的寄生电容。附图说明图1为专利技术人提出的一种晶体管的结构示意图；图2为本专利技术一实施例中晶体管的制作方法的流程图；图3为本专利技术一实施例中提供半导体衬底的示意图；图4为本专利技术一实施例中形成堆叠结构的示意图；图5为本专利技术一实施例中形成栅极结构的示意图；图6为本专利技术一实施例中刻蚀第二堆叠层的示意图；图7为本专利技术一实施例中形成薄膜材料层的示意图；图8为本专利技术一实施例中形成的晶体管的示意图；图9为本专利技术一实施例中形成填充材料层的示意图；图10为本专利技术一实施例中形成填充侧墙的示意图；图11为本专利技术一实施例中形成的晶体管的示意图。具体实施方式下面将结合示意图对本专利技术的晶体管及其制作方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图1，专利技术人提出了一种晶体管的结构示意图。包括半导体衬底1，位于所述半导体衬底1上的堆叠结构，例如包括第一堆叠层2，第二堆叠层3，第一堆叠层2突出所述第二堆叠层3，位于堆叠结构上的栅极结构5，介质层4包围所述堆叠结构和栅极结构，由此介质层4会占据由于第一堆叠层2突出所述第二堆叠层3所形成的开口。这样经过实际检测，发现栅极与源极/漏极之间的寄生电容可以在一定程度上得到缓解，然而效果并不理想。基于此，专利技术人经过进一步探究，发现若在开口中形成一层薄膜侧墙，就能够大幅度降低栅极与源极/漏极之间的寄生电容。于是，本专利技术提出一种晶体管，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及位于所述堆叠结构上的栅极结构。本专利技术还提供一种晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成堆叠结构，在所述堆叠结构上形成栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。下面结合图2-图11对本专利技术的晶体管及其制作方法进行详细说明。如图2中，所述晶体管的制作方法，包括：步骤S11，提供半导体衬底10；步骤S12，在所述半导体衬底10上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层11和第二堆叠层12，所述第一堆叠层11突出所述第二堆叠层12以在所述堆叠结构的外侧形成开口16；步骤S13，在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述本文档来自技高网...

【技术保护点】
1.一种晶体管，其特征在于，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及位于所述堆叠结构上的栅极结构。

【技术特征摘要】
1.一种晶体管，其特征在于，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；位于所述开口中的薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面；以及位于所述堆叠结构上的栅极结构。2.如权利要求1所述的晶体管，其特征在于，所述薄膜侧墙的厚度为3.如权利要求1所述的晶体管，其特征在于，所述薄膜侧墙的介电常数大于等于20。4.如权利要求1或3所述的晶体管，其特征在于，还包括填充在所述开口内的被所述薄膜侧墙包围的填充侧墙。5.如权利要求4所述的晶体管，其特征在于，所述填充侧墙为氧化硅材质或氮化硅材质。6.如权利要求1所述的晶体管，其特征在于，所述第一堆叠层突出所述第二堆叠层2nm-20nm。7.如权利要求1所述的晶体管，其特征在于，所述第一堆叠层为硅材质，所述第二堆叠层为硅锗材质。8.一种晶体管的制作方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极结构，所述堆叠结构包括交错堆叠的第一堆叠层和第二堆叠层，所述第一堆叠层突出所述第二堆叠层以在所述堆叠结构的外侧形成开口；以及在所述开口内形成薄膜侧墙，所述薄膜侧墙位于所述第二堆叠层的侧壁和第一堆叠层的表面。9.如权利要求8所述的晶体管的制作方法，其特征在于，在所述半导体衬底上形成堆叠结构和所述堆叠结构上的栅极...

【专利技术属性】
技术研发人员：张海洋，刘少雄，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31