半导体元件制造技术

一种半导体元件，其包括基底、第一掺杂区、第二掺杂区、隔离结构与栅极结构。基底包括第一区及与第一区相连的第二区。第一掺杂区具有第一导电型，位于基底中且包括第一螺旋状区域及块状区域。第二掺杂区具有第一导电型，位于基底中且包括第二螺旋状区域及外围区域。隔离结构设置于第一掺杂区与第二掺杂区之间。栅极结构设置于第一掺杂区与第二掺杂区之间且覆盖部分的基底及部分的隔离结构。

Semiconductor component

A semiconductor element includes a substrate, a first doping region, a second doping region, an isolation structure and a gate structure. The base includes the first zone and the second area connected with the first area. The first doped region has the first conductive type, which is located in the substrate and includes the first spiral region and the block region. The second doping region has the first conductive type, which is located in the substrate and includes the second helical region and the peripheral region. The isolation structure is arranged between the first doped area and the second doped region. The gate structure is arranged between the first doping region and the second doping region and covers the base and part of the isolation structure.

【技术实现步骤摘要】
半导体元件
本专利技术涉及一种半导体元件。
技术介绍
超高压元件在操作时必须具有高崩溃电压(breakdownvoltage)以及低的开启电阻(on-stateresistance)，以减少功率损耗。具有高崩溃电压以及低开启电阻的超高压元件在应用时可具有较低的功率损耗，且较低的开启电阻则可以使得晶体管在饱和状态时具有较高的漏极电流借以增加超高压元件的操作速度。在目前的超高压元件中，经常发现在源极端会有非常大的电流聚集效应，因而成为崩溃点，导致元件的崩溃电压下降，而且漏电流的情况非常严重。基于此，目前极需一种具有高崩溃电压及/或低开启电阻的超高压元件，以提升超高压元件的应用性。
技术实现思路
本专利技术的实施例提供一种具有高崩溃电压以及低开启电阻的半导体元件。本专利技术提供一种半导体元件，其包括基底、第一掺杂区(D)、第二掺杂区(S)、隔离结构与栅极结构。基底包括第一区及与第一区相连的第二区。第一掺杂区具有第一导电型，位于基底中且包括第一螺旋状区域及块状区域。第一螺旋状区域在第一区中。块状区域在第二区中且与第一螺旋状区域连接。第二掺杂区具有第一导电型，位于基底中且包括第二螺旋状区域及外围区域。第二螺旋状区域在第一区中且夹于第一螺旋状区域之中。外围区域在第一区以及第二区的边缘且环绕第一螺旋状区域与块状区域，并且与第二螺旋状区域连接。隔离结构设置于第一掺杂区与第二掺杂区之间。栅极结构设置于第一掺杂区与第二掺杂区之间且覆盖部分的基底及部分的隔离结构。在本专利技术的一些实施例中，上述的第一螺旋状区域以及第二螺旋状区域的形状各自为方形螺旋状区域、圆形螺旋状区域或椭圆形螺旋状区域。在本专利技术的一些实施例中，上述的第一螺旋状区域包括彼此相连的多个第一直线区域及多个第一弯曲区域，且第二螺旋状区域包括彼此相连的多个第二直线区域及多个第二弯曲区域。第一直线区域与第二直线区域交替设置，且第一弯曲区域与第二弯曲区域交替设置。在本专利技术的一些实施例中，上述的第一螺旋状区域中最接近第一区边缘的第一直线区域与块状区域连接，且第二螺旋状区域中最接近第一区与第二区交界面的第二直线区域与外围区域连接。在本专利技术的一些实施例中，上述的第一螺旋状区域的第一起始部与第二螺旋状区域的第二起始部彼此相扣。在本专利技术的一些实施例中，上述的第一螺旋状区域的第一起始部呈U型与倒U型其中之一，且第二螺旋状区域的第二起始部呈U型与倒U型其中之另一。在本专利技术的一些实施例中，在第一区中的隔离结构包括中心区、双螺旋区及连接区，且在第二区中的隔离结构包括环绕区。中心区呈S型且位于第一螺旋状区域的第一起始部与第二螺旋状区域的第二起始部之间。双螺旋区环绕在中心区的外围。连接区呈L型且连接中心区与双螺旋区。连接区的第一端连接中心区的第一端。连接区的第二端连接双螺旋区的第二起始端。双螺旋区的第一起始端连接中心区的第二端。环绕区环绕块状区域。环绕区的第一端连接双螺旋区的第一末端，且环绕区的第二端连接双螺旋区的第二末端。在本专利技术的一些实施例中，上述的半导体元件还包括导体层。导体层设置于栅极结构的上方且与第二掺杂区电性连接。导体层至少自第二掺杂区的上方延伸至部分隔离结构的上方。设置于第二掺杂区的第二弯曲区域上的导体层的宽度大于设置于第二掺杂区的第二直线区域上的导体层的宽度。在本专利技术的一些实施例中，上述的半导体元件还包括第一阱区、第二阱区、第三阱区、第三掺杂区及第四掺杂区。第一阱区具有第二导电型且设置于基底中，其中第二掺杂区设置于第一阱区中且栅极结构覆盖部分的第一阱区。第二阱区具有第一导电型且设置于基底中，其中第一阱区与第一掺杂区设置于第二阱区中。第三阱区具有第一导电型且设置于基底中。第三阱区与第二阱区相邻。第三掺杂区具有第二导电型且设置于第一阱区中。第三掺杂区与第二掺杂区相邻。第四掺杂区具有第二导电型且设置于第三阱区中。在本专利技术的一些实施例中，上述的半导体元件还包括顶层及梯层。顶层具有第二导电型且设置于隔离结构下方的基底中。梯层具有第一导电型且设置于隔离结构与顶层之间。基于上述，本专利技术通过将设置于基底的第一区中的第二掺杂区布局成由多个第二直线区域及多个第二弯曲区域所构成的螺旋状区域，因此可提升半导体元件的崩溃电压及降低其开启电阻，从而在有限的半导体元件的尺寸下提升半导体元件的电流。为让本专利技术的上述特征和优点能更明显易懂，以下特列举实施例，并配合所附附图作详细说明如下。附图说明图1是依据本专利技术实施例的一种半导体元件的俯视图。图2A及图2B为图1的切线I-I’以及II-II’的剖面图。【附图标记说明】100：半导体元件10：基底10a：第一区10b：第二区12：第一掺杂区12a：第一螺旋状区域12a_1：第一起始部12a_2：第一中间部12a_3：第一末端部12b：块状区域14：第二掺杂区14a：第二螺旋状区域14a_1：第一起始部14a_2：第一中间部14a_3：第一末端部14b：外围区域16a、16b、16c、16d：隔离结构16c1：中心区16c1_1：第一端16c1_2：第二端16c2：连接区16c2_1：第一端16c2_2：第二端16c3：双螺旋区16c3_s1：第一起始端16c3_s2：第二起始端16c3_t1：第一末端16c3_t2：第二末端16c4：环绕区16c4_1：第一端16c4_2：第二端18：栅极结构18a：栅介电层18b：栅极导体层20：间隙壁22、28：介电层24a、24b、24c、24d、24e：接触窗26a、26b、26c、26d、30a、30b：导体层32a、32b：介层窗40：金属内连线42：第一阱区44：第二阱区46：第三阱区48：第三掺杂区50：第四掺杂区52：顶层54：梯层L：直线区域L1：第一直线区域L2：第二直线区域L3：第三直线区域C：弯曲区域C1：第一弯曲区域C2：第二弯曲区域C3：第三弯曲区域D1：第一方向D2：第二方向WC1、WC2、WD1、WD2：宽度OP1、OP2：端点I-I’、II-II’：线具体实施方式图1是依据本专利技术实施例的一种半导体元件的俯视图。图2A及图2B为图1的切线I-I’以及II-II’的剖面图。以下，将以第一导电型为N型以及第二导电型为P型作为例子来说明，但本专利技术并不以此为限。本领域技术人员应了解，也可以将第一导电型置换成P型，将第二导电型置换成N型。在一些实施例中，P型掺质例如是硼；N型掺杂例如是磷或砷。请参照图1、图2A及图2B，本专利技术的半导体元件100可以是一种高压元件、超高压元件(操作电压300V至1000V)、功率元件、横向扩散金属氧化物半导体(LDMOS)或绝缘栅双极型晶体管(IGBT)。在本实施例中，半导体元件100包括基底10、第一掺杂区12、第二掺杂区14、隔离结构16a～16d以与栅极结构18。基底10例如是具有第二导电型的半导体基底。举例来说，基底10为P型基底。半导体基底的材料例如是选自于由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs与InP所组成的群组中的至少一种材料。基底10也可例如是覆硅绝缘(SOI)基底。基底10可以是具有第二导电型的外延晶圆，例如P型外延(P-epi)晶圆。在一些实施例中，基底10包括第一区10a以及第二区10b，且第二区10b与第一区10a相连。在本文档来自技高网...

【技术保护点】
1.一种半导体元件，包括：基底，包括第一区以及与所述第一区相连的第二区；第一掺杂区(D)，具有第一导电型，位于所述基底中，包括：第一螺旋状区域，在所述第一区中；块状区域，在所述第二区中，与所述第一螺旋状区域连接；第二掺杂区(S)，具有所述第一导电型，位于所述基底中，包括：第二螺旋状区域，在所述第一区中，夹于所述第一螺旋状区域之中；外围区域，在所述第一区以及所述第二区的边缘，环绕所述第一螺旋状区域与所述块状区域，且与所述第二螺旋状区域连接；隔离结构，设置于所述第一掺杂区与所述第二掺杂区之间；以及栅极结构，设置于所述第一掺杂区与所述第二掺杂区之间且覆盖部分的所述基底及部分的所述隔离结构。

【技术特征摘要】
1.一种半导体元件，包括：基底，包括第一区以及与所述第一区相连的第二区；第一掺杂区(D)，具有第一导电型，位于所述基底中，包括：第一螺旋状区域，在所述第一区中；块状区域，在所述第二区中，与所述第一螺旋状区域连接；第二掺杂区(S)，具有所述第一导电型，位于所述基底中，包括：第二螺旋状区域，在所述第一区中，夹于所述第一螺旋状区域之中；外围区域，在所述第一区以及所述第二区的边缘，环绕所述第一螺旋状区域与所述块状区域，且与所述第二螺旋状区域连接；隔离结构，设置于所述第一掺杂区与所述第二掺杂区之间；以及栅极结构，设置于所述第一掺杂区与所述第二掺杂区之间且覆盖部分的所述基底及部分的所述隔离结构。2.如权利要求1所述的半导体元件，其中所述第一螺旋状区域以及所述第二螺旋状区域的形状各自为方形螺旋状区域、圆形螺旋状区域或椭圆形螺旋状区域。3.如权利要求1所述的半导体元件，其中：所述第一螺旋状区域包括彼此相连的多个第一直线区域及多个第一弯曲区域；以及所述第二螺旋状区域包括彼此相连的多个第二直线区域及多个第二弯曲区域，其中所述多个第一直线区域与所述多个第二直线区域交替设置；所述多个第一弯曲区域与所述多个第二弯曲区域交替设置。4.如权利要求3所述的半导体元件，其中：所述第一螺旋状区域中最接近所述第一区边缘的所述第一直线区域与所述块状区域连接；以及所述第二螺旋状区域中最接近所述第一区与所述第二区交界面的所述第二直线区域与所述外围区域连接。5.如权利要求3所述的半导体元件，其中所述第一螺旋状区域的第一起始部与所述第二螺旋状区域的第二起始部彼此相扣。6.如权利要求5所述的半导体元件，其中所述第一螺旋状区域的所述第一起始部呈U型与倒U型其中之一；所述第二螺旋状区域的所述第二起始部呈U型与倒U型其中...

【专利技术属性】
技术研发人员：詹景琳，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71