A three-dimensional semiconductor device includes: gate electrodes stacked sequentially on the substrate; channel structures that pass through the gate electrodes and are connected to the substrate; insulating gap filling patterns that are provided within the channel structure and surrounded by the channel structure when viewed in an overhead view; and conductive patterns that are on the insulating gap filling patterns. At least part of the insulating gap filling pattern is received in the conductive pattern, and at least part of the conductive pattern is inserted between the at least part of the insulating gap filling pattern and the channel structure.
【技术实现步骤摘要】
三维半导体器件
本专利技术构思涉及一种半导体器件,具体地,涉及其中存储单元被三维地布置的三维半导体器件。
技术介绍
需要半导体器件的更高的集成来满足消费者对以低廉价格提供优异性能的电子产品的需求。在半导体器件的情况下,由于它们的集成是决定产品价格的重要因素,所以特别需要提高的集成。在通常的二维或平面半导体存储器件的情况下,由于它们的集成主要由单位存储单元占据的面积决定,所以集成受到精细图案形成技术的水平的很大影响。然而,提高图案精细度所需的非常昂贵的工艺设备对提高二维或平面半导体器件的集成设定了实际的限制。为了克服这样的限制,已经提出包括三维布置的存储单元的三维(3D)半导体器件。然而,在实现3D半导体器件的低成本、大批量生产上存在显著的制造障碍,特别是在维持或超过它们的2D对应物的操作可靠性的3D器件的大批量制造中。
技术实现思路
根据本专利技术构思的一些示例,一种三维半导体器件包括:多个层的叠层(stackoflayers),包括一个在另一个之上地设置在基板上的栅电极;沟道结构,延伸穿过栅电极并且连接到基板;绝缘间隙填充图案,设置在沟道结构内并且当在俯视图中看时被沟道结构围绕;以及导电图案,在绝缘间隙填充图案上。绝缘间隙填充图案的一部分延伸到导电图案中,并且导电图案的至少一部分插设在绝缘间隙填充图案的所述部分和沟道结构之间。此外,根据本专利技术构思的一些示例,一种三维半导体器件包括:多个层的叠层,包括一个在另一个之上地设置在基板上的栅电极;沟道结构,延伸穿过栅电极到基板;绝缘间隙填充图案,设置在沟道结构内并且当在俯视图中看时被沟道结构围绕;以及导电图案,在 ...
【技术保护点】
1.一种三维半导体器件,包括:多个层的叠层,包括一个在另一个之上地设置在基板上的栅电极;沟道结构,延伸穿过所述栅电极并且连接到所述基板;绝缘间隙填充图案,设置在所述沟道结构内并且当在俯视图中看时被所述沟道结构围绕;以及导电图案,在所述绝缘间隙填充图案上,其中所述绝缘间隙填充图案的一部分延伸到所述导电图案中,并且所述导电图案的至少一部分插设在所述绝缘间隙填充图案的所述部分与所述沟道结构之间。
【技术特征摘要】
2017.04.25 KR 10-2017-00531031.一种三维半导体器件,包括:多个层的叠层,包括一个在另一个之上地设置在基板上的栅电极;沟道结构,延伸穿过所述栅电极并且连接到所述基板;绝缘间隙填充图案,设置在所述沟道结构内并且当在俯视图中看时被所述沟道结构围绕;以及导电图案,在所述绝缘间隙填充图案上,其中所述绝缘间隙填充图案的一部分延伸到所述导电图案中,并且所述导电图案的至少一部分插设在所述绝缘间隙填充图案的所述部分与所述沟道结构之间。2.根据权利要求1所述的器件,其中所述导电图案包括:第一部分,在所述绝缘间隙填充图案的所述部分的顶表面上;和第二部分,从所述第一部分沿着所述绝缘间隙填充图案的所述部分的侧表面延伸并插设在所述绝缘间隙填充图案的所述部分与所述沟道结构之间。3.根据权利要求2所述的器件,其中相对于所述基板,所述导电图案的所述第一部分的底表面位于比所述导电图案的所述第二部分的底表面的水平高的水平处。4.根据权利要求2所述的器件,其中所述导电图案的所述第二部分围绕所述绝缘间隙填充图案的所述部分的所述侧表面。5.根据权利要求4所述的器件,其中当在俯视图中看时,所述导电图案的所述第二部分被所述沟道结构围绕。6.根据权利要求5所述的器件,其中所述导电图案具有与所述沟道结构的最上表面共平面的顶表面。7.根据权利要求1所述的器件,其中所述绝缘间隙填充图案包括:第一绝缘图案,覆盖所述沟道结构的内表面;和第二绝缘图案,在所述第一绝缘图案内,其中所述第二绝缘图案的上部延伸到所述导电图案中,并且所述导电图案的所述至少一部分插设在所述第二绝缘图案的所述上部与所述沟道结构之间。8.根据权利要求7所述的器件,其中所述第二绝缘图案包括相对于所述第一绝缘图案具有蚀刻选择性的材料。9.根据权利要求7所述的器件,其中相对于所述基板,所述第一绝缘图案终止在所述第二绝缘图案的所述上部下面的水平处,并且所述第二绝缘图案的所述上部的侧表面被所述导电图案的所述至少一部分围绕。10.根据权利要求7所述的器件,其中所述导电图案具有:第一部分,在所述第二绝缘图案的顶表面上;和第二部分,从所述第一部分沿着所述第二绝缘图案的侧表面延伸并插设在所述第二绝缘图案和所述沟道结构之间。11.根据权利要求10所述的器件,其中相对于所述基板,所述第二绝缘图案的所述顶表面位于比所述第一绝缘图案的最上表面的水平高的水平处,并且所述导电图案的所述第二部分与所述第一绝缘图案的所述最上表面接触。12.根据权利要求11所述的器件,其中当在俯视图中看时,所述导电图案的所述第二部分被所述沟道结构围绕,并且相对于所述基板,所述沟道结构具有位于比所述第二绝缘图案的所述顶表面的水平高的水平处的最上表面。13.根据权利要求7所述的器件,其中所述第二绝缘图案具有在其中的空隙。14.根据权利要求1所述的器件,其中所述沟道结构包括:下半导体图案,在所述基板的至少一部分中延伸;和上半导体图案,与所述基板间隔开而使所述下半导体图案插设在其间,其中所述绝缘间隙填充图案设置在所述上半导体图案内从而当在俯视图中看时被所述上半导体图案围绕,并且所述导电图案的所述至少一部分插设在所述绝缘间隙填充图案的所述部分与所述上半导...
【专利技术属性】
技术研发人员:崔至薰,金成吉,金智美,金泓奭,南泌旭,安宰永,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。