电子设备及具备ESD防护功能的芯片内部电路制造技术

本公开提供一种电子设备及具备ESD防护功能的芯片内部电路。所述芯片内部电路与至少一外部电极连接；所述芯片内部电路包括：至少一MOS管元件；所述MOS管元件具有栅极电极、源极电极以及漏极电极；所述MOS管元件的源极电极与所述外部电极连接，所述源极电极与所述外部电极之间串联一ESD防护电阻；或者所述MOS管元件的漏极电极与所述外部电极连接，所述漏极电极与所述外部电极之间串联一ESD防护电阻。本公开能够使得MOS管元件在按照芯片代工厂所提供的芯片设计规范进行布局时，可以不受到ESD防护规范的限制而实现芯片内部电路的ESD防护功能。

Electronic equipment and chip internal circuit with ESD protection function

The present disclosure provides an electronic device and a chip internal circuit with ESD protection function. The internal circuit of the chip is connected with at least one external electrode; the internal circuit of the chip includes: at least one MOS transistor element; the MOS transistor element has a gate electrode, a source electrode and a drain electrode; the source electrode of the MOS transistor element is connected with the external electrode, and the source electrode is in series with the external electrode. An ESD protection resistance is connected; or the drain electrode of the MOS tube element is connected with the external electrode, and an ESD protection resistance is connected in series between the drain electrode and the external electrode. The present disclosure enables MOS transistor elements to realize ESD protection function of internal circuit of a chip without being restricted by ESD protection specification when they are laid out according to chip design specifications provided by the chip substation factory.

【技术实现步骤摘要】
电子设备及具备ESD防护功能的芯片内部电路
本公开涉及半导体元件领域，具体涉及一种具备ESD防护功能的芯片内部电路以及应用该芯片内部电路的电子设备。
技术介绍
在材料之间的摩擦等原因会产生静电荷，静电荷的形成和存储可以导致几千伏的静电压。当静电荷与高度集成的半导体元件接触时，会在瞬间释放出来，该现象称为静电放电(ElectroStaticDischarge，ESD)。从电学观点看，静电放电表示瞬间高电流事件，峰值为几安培，持续时间为几个纳秒到几百纳秒量级。参考图1A中所示，芯片的内部电路与输入电极InputPAD以及输出电极OutputPAD连接，并且内部电路与电源电压VDD以及电压电压VSS连接。在电源电压VDD与输入电极之间设有静电防护电路PC1、电源电压VSS与输入电极之间设有静电防护电路PC2、电源电压VDD与输出电极之间设有静电防护电路PC3(未示出)、电源电压VSS与输出电极之间设有静电防护电路PC4(未示出)；此外，在内部电路中还设置有静电防护电路PC5。参考图1B中所示，一种技术方案中，例如可以利用PMOS管P1和NMOS管N1实现上述静电防护电路PC1和PC2(静电防护电路PC3和PC4同样可以通过相同方式实现)。内部电路中的静电防护电路PC5例如可以通过图1B中的NMOS管N2的布局来实现。以图1B中的NMOS管N2连接至输出电极OutputPAD为例，当需要实现ESD防护时，NMOS管N2的布局需要按照如图2中的ESD防护规范来实现。其中NMOS管N2的源极电极21、22及漏极电极30与栅极电极11、12之间的距离明显的拉开如规范中的距离A、B、C、D。一般芯片代工厂所提供的芯片设计规范如图3中所示，可以看到NMOS管N2的源极电极21、22及漏极电极30与栅极电极11、12之间的距离均为E，且明显小于ESD防护规范要求的距离A与距离D。在晶圆代工厂所提供的芯片设计规范中，有些MOS管元件源极电极及漏极电极与栅极电极之间的距离固定的，源极电极及漏极电极之间的沟道区宽度也是固定等等。由于芯片代工厂所提供的芯片设计规范中某些规范是固定的无法更改的，在此限制下，可能无法实现符合ESD防护规范的MOS管元件布局。但在实际的电路应用上，如果MOS管元件需要直接接到输入电极InputPAD或者输出电极OutputPAD时仍会有ESD防护的考量。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种具备ESD防护功能的芯片内部电路以及应用该芯片内部电路的电子设备，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。本公开的其他特性和优点将通过下面的详细描述变得清晰，或者部分地通过本公开的实践而习得。根据本公开的第一方面，提供一种具备ESD防护功能的芯片内部电路，所述芯片内部电路与至少一外部电极连接；所述芯片内部电路包括：至少一MOS管元件；所述MOS管元件具有栅极电极、源极电极以及漏极电极；所述MOS管元件的源极电极与所述外部电极连接，所述源极电极与所述外部电极之间串联一ESD防护电阻；或者所述MOS管元件的漏极电极与所述外部电极连接，所述漏极电极与所述外部电极之间串联一ESD防护电阻。在本公开的一种示例性实施例中，所述ESD防护电阻为Ploy电阻。在本公开的一种示例性实施例中，所述Ploy电阻的阻值为200～300欧姆。在本公开的一种示例性实施例中，所述栅极电极、源极电极以及漏极电极均为条形电极。在本公开的一种示例性实施例中，所述MOS管元件包括第一栅极电极以及第二栅极电极、第一源极电极以及第二源极电极、漏极电极；其中：所述第一源极电极与所述第二源极电极平行设置；所述漏极电极设于所述第一源极电极与所述第二源极电极之间且与所述第一源极电极以及第二源极电极平行；所述第一栅极电极设于所述第一源极电极与所述漏极电极之间且与所述第一源极电极以及漏极电极平行；所述第二栅极电极设于所述第二源极电极与所述漏极电极之间且与所述第二源极电极以及漏极电极平行。在本公开的一种示例性实施例中，其中：所述第一栅极电极与所述第一源极电极之间的距离等于所述第二栅极电极与所述第二源极电极之间的距离；所述第一栅极电极与所述漏极电极之间的距离等于所述第二栅极电极与所述漏极电极之间的距离；所述第一栅极电极与所述第一源极电极之间的距离小于所述第一栅极电极与所述漏极电极之间的距离，所述第二栅极电极与所述第二源极电极之间的距离小于所述第二栅极电极与所述漏极电极之间的距离。在本公开的一种示例性实施例中，所述MOS管元件包括第一栅极电极以及第二栅极电极、源极电极、第一漏极电极以及第二漏极电极；其中：所述第一漏极电极与所述第二漏极电极平行设置；所述源极电极设于所述第一漏极电极与所述第二漏极电极之间且与所述第一漏极电极以及第二漏极电极平行；所述第一栅极电极设于所述第一漏极电极与所述源极电极之间且与所述第一漏极电极以及源极电极平行；所述第二栅极电极设于所述第二漏极电极与所述源极电极之间且与所述第二漏极电极以及源极电极平行。在本公开的一种示例性实施例中，其中：所述第一栅极电极与所述第一漏极电极之间的距离等于所述第二栅极电极与所述第二漏极电极之间的距离；所述第一栅极电极与所述源极电极之间的距离等于所述第二栅极电极与所述源极电极之间的距离；所述第一栅极电极与所述第一漏极电极之间的距离小于所述第一栅极电极与所述源极电极之间的距离，所述第二栅极电极与所述第二漏极电极之间的距离小于所述第二栅极电极与所述源极电极之间的距离。在本公开的一种示例性实施例中，所述栅极电极为Ploy电极。在本公开的一种示例性实施例中，所述MOS管元件为PMOS管或者NMOS管。在本公开的一种示例性实施例中，所述外部电极为信号输入电极或者信号输出电极。根据本公开的第二方面，提供一种电子设备，其特征在于，包括上述任意一种具备ESD防护功能的芯片内部电路。本公开的示例实施方式中，通过在源极电极或者漏极电极与外部电极之间串联有一个ESD防护电阻，利用ESD防护电阻的限流作用实现芯片内部电路的ESD防护功能。本示例实施方式中的芯片内部电路能够使得MOS管元件在按照芯片代工厂所提供的芯片设计规范进行布局时，可以不受到ESD防护规范的限制而实现芯片内部电路的ESD防护功能。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1A是一种芯片的内部电路的结构示意图。图1B是一种芯片的内部电路的结构示意图。图2是一种芯片的内部电路中MOS元件的布局示意图。图3是一种芯片的内部电路中MOS元件的布局示意图。图4是本公开示例实施方式中一种芯片的内部电路中MOS元件的布局示意图。图5是本公开示例实施方式中一种芯片的内部电路中MOS元件的布局示意图。具体实施方式现在将参考本文档来自技高网...

【技术保护点】
1.一种具备ESD防护功能的芯片内部电路，所述芯片内部电路与至少一外部电极连接；其特征在于，所述芯片内部电路包括：至少一MOS管元件；所述MOS管元件具有栅极电极、源极电极以及漏极电极；所述MOS管元件的源极电极与所述外部电极连接，所述源极电极与所述外部电极之间串联一ESD防护电阻；或者所述MOS管元件的漏极电极与所述外部电极连接，所述漏极电极与所述外部电极之间串联一ESD防护电阻。

【技术特征摘要】
1.一种具备ESD防护功能的芯片内部电路，所述芯片内部电路与至少一外部电极连接；其特征在于，所述芯片内部电路包括：至少一MOS管元件；所述MOS管元件具有栅极电极、源极电极以及漏极电极；所述MOS管元件的源极电极与所述外部电极连接，所述源极电极与所述外部电极之间串联一ESD防护电阻；或者所述MOS管元件的漏极电极与所述外部电极连接，所述漏极电极与所述外部电极之间串联一ESD防护电阻。2.根据权利要求1所述的芯片内部电路，其特征在于，所述ESD防护电阻为Ploy电阻。3.根据权利要求2所述的芯片内部电路，其特征在于，所述Ploy电阻的阻值为200～300欧姆。4.根据权利要求1～3任意一项所述的芯片内部电路，其特征在于，所述栅极电极、源极电极以及漏极电极均为条形电极。5.根据权利要求4所述的芯片内部电路，其特征在于，所述MOS管元件包括第一栅极电极以及第二栅极电极、第一源极电极以及第二源极电极、漏极电极；其中：所述第一源极电极与所述第二源极电极平行设置；所述漏极电极设于所述第一源极电极与所述第二源极电极之间且与所述第一源极电极以及第二源极电极平行；所述第一栅极电极设于所述第一源极电极与所述漏极电极之间且与所述第一源极电极以及漏极电极平行；所述第二栅极电极设于所述第二源极电极与所述漏极电极之间且与所述第二源极电极以及漏极电极平行。6.根据权利要求5所述的芯片内部电路，其特征在于，其中：所述第一栅极电极与所述第一源极电极之间的距离等于所述第二栅极电极与所述第二源极电极之间的距离；所述第一栅极电极与所述漏极电极之间的距离等于所述第二栅极电极与所述漏极电极之间的距离；所述第一栅极电极与所述第一源极电极之间的...

【专利技术属性】
技术研发人员：邱卫斌，邹文安，
申请(专利权)人：上海和辉光电有限公司，
类型：发明
国别省市：上海,31