半导体堆叠结构制造技术

本发明专利技术公开了一种半导体堆叠结构，包含基板、第一电子元件、第一斜坡件以及第一重分布层。基板具有支持面，其中基板包含第一接垫，第一接垫设置于支持面上。第一电子元件设置于支持面上且具有第一底面、第一顶面以及连接第一底面与第一顶面的第一侧面，其中第一电子元件包含第二接垫，第二接垫设置于第一顶面上。第一斜坡件设置于支持面与第一侧面上且具有第一斜面。第一重分布层设置于支持面、第一顶面以及第一斜面上且电性连接第一接垫与第二接垫。本发明专利技术的半导体堆叠结构没有引线，因此可以避免不同引线可能会短路的情况，同时半导体堆叠结构的尺寸将会较小。

Semiconductor stack structure

The invention discloses a semiconductor stacking structure comprising a substrate, a first electronic element, a first ramp member and a first redistribution layer. The base plate has a supporting surface, wherein the base plate comprises a first connecting pad, and the first connecting pad is arranged on the supporting surface. The first electronic element is arranged on the support surface and has the first bottom surface, the first top surface and the first side connecting the first bottom surface and the first top surface. The first electronic element comprises a second pad, and the second pad is arranged on the first top surface. The first slope part is arranged on the supporting surface and the first side surface and has a first inclined plane. The first redistribution layer is arranged on the support surface, the first top surface and the first inclined surface, and electrically connects the first and second connection pads. The semiconductor stacking structure of the present invention has no lead, so it can avoid the situation that different leads may be short-circuited, and the size of the semiconductor stacking structure will be smaller.

【技术实现步骤摘要】
半导体堆叠结构
本专利技术是有关于一种半导体堆叠结构。
技术介绍
随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高积集度(Integration)以及微型化(Miniaturization)的要求，封装结构的各项要求也越来越高。为了进一步改善封装结构的各项特性，相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的封装结构，实属当前重要研发课题之一，也成为当前相关领域亟需改进的目标。
技术实现思路
本专利技术的目的是在于提供一种半导体堆叠结构，以增加半导体堆叠结构的制造合格率与减少半导体堆叠结构的尺寸与制造成本。根据本专利技术一实施方式，一种半导体堆叠结构包含基板、第一电子元件、第一斜坡件以及第一重分布层。基板具有支持面，其中基板包含第一接垫，第一接垫设置于支持面上。第一电子元件设置于支持面上且具有第一底面、第一顶面以及连接第一底面与第一顶面的第一侧面，其中第一电子元件包含第二接垫，第二接垫设置于第一顶面上。第一斜坡件设置于支持面与第一侧面上且具有第一斜面。第一重分布层设置于支持面、第一顶面以及第一斜面上且电性连接第一接垫与第二接垫。在本专利技术的一个或多个实施方式中，基板还包含本体与至少一个第二重分布层，其中第二重分布层设置在本体中。在本专利技术的一个或多个实施方式中，半导体堆叠结构还包含多个焊球。焊球设置于基板相对于支持面的一面。在本专利技术的一个或多个实施方式中，半导体堆叠结构还包含封装件。封装件设置于支持面上且覆盖第一电子元件。在本专利技术的一个或多个实施方式中，第一电子元件为晶片。在本专利技术的一个或多个实施方式中，第一斜坡件覆盖第一侧面。在本专利技术的一个或多个实施方式中，第一斜坡件裸露第一侧面的至少一部分。在本专利技术的一个或多个实施方式中，第一重分布层还设置于第一侧面上。在本专利技术的一个或多个实施方式中，半导体堆叠结构还包含晶片粘着件。晶片粘着件设置于支持面与第一底面之间，其中晶片粘着件的材质与第一斜坡件的材质相同。在本专利技术的一个或多个实施方式中，半导体堆叠结构还包含第二电子元件与第二斜坡件。第二电子元件设置于第一顶面上且具有第二底面、第二顶面以及连接第二底面与第二顶面的第二侧面，其中第二电子元件包含第三接垫，第三接垫设置于第二顶面上。第二斜坡件设置于第二侧面上且具有第二斜面。在本专利技术的一个或多个实施方式中，第二斜坡件还设置于第一顶面上，第一重分布层还设置于第二斜面与第二顶面上且还电性连接第三接垫。在本专利技术的一个或多个实施方式中，第二斜坡件还设置于第一斜面上。半导体堆叠结构还包含第二重分布层。第二重分布层设置于第二斜面与第二顶面上且电性连接第一接垫与第三接垫。在本专利技术的一个或多个实施方式中，第一重分布层电性连接第二重分布层。在本专利技术的一个或多个实施方式中，第一重分布层与第二重分布层电性绝缘。在本专利技术的一个或多个实施方式中，第一电子元件在基板上的正投影与第二电子元件在基板上的正投影大致相同。在本专利技术的一个或多个实施方式中，第二电子元件在基板上的正投影的一部分与第一电子元件在基板上的正投影不重叠。在本专利技术的一个或多个实施方式中，第二电子元件覆盖第二接垫。在本专利技术的一个或多个实施方式中，第二电子元件没有覆盖第二接垫。在本专利技术的一个或多个实施方式中，第二接垫在基板上的正投影与第二电子元件在基板上的正投影重叠。在本专利技术的一个或多个实施方式中，第二接垫在基板上的正投影与第二电子元件在基板上的正投影不重叠。通过利用重分布层电性连接接垫，基板以及堆叠的电子元件将会互相电性连接。相较于使用引线焊接(WireBonding)的方法，使用本方法将可以避免不同引线可能会短路的情况。在此同时，因为半导体堆叠结构中没有引线，其会占据极大的空间，所以半导体堆叠结构的尺寸将会较小。另外，因为半导体堆叠结构中没有穿透硅通孔(Through-siliconVias，TSV)，其价格较为昂贵，因此半导体堆叠结构的制造成本将能有效降低。附图说明图1绘示依照本专利技术一实施方式的半导体堆叠结构的剖面示意图。图2绘示依照本专利技术另一实施方式的半导体堆叠结构的剖面示意图。图3绘示依照本专利技术另一实施方式的半导体堆叠结构的剖面示意图。图4至图9绘示依照本专利技术一实施方式的半导体堆叠结构的制程的各步骤的剖面示意图。图10至图14绘示依照本专利技术另一实施方式的半导体堆叠结构的工艺的各步骤的剖面示意图。具体实施方式以下将以附图公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。图1绘示依照本专利技术一实施方式的半导体堆叠结构100的剖面示意图。如图1所绘示，本专利技术不同实施方式提供一种半导体堆叠结构100。在一些实施方式中，半导体堆叠结构100为封装结构。半导体堆叠结构100可以通过晶圆级工艺(Wafer-levelProcess)或面板级工艺(Panel-levelProcess)制造。半导体堆叠结构100包含基板200、电子元件310、320、330、340、斜坡件410、420、430、440以及重分布层510。基板200具有支持面200s，其中基板200包含接垫210，接垫210设置于支持面200s上。电子元件310设置于支持面200s上且具有底面310b、顶面310t以及连接底面310b与顶面310t的侧面310s。电子元件310包含接垫311。接垫311设置于顶面310t上。斜坡件410设置于支持面200s与侧面310s上且具有斜面410i。电子元件320设置于顶面310t上且具有底面320b、顶面320t以及连接底面320b与顶面320t的侧面320s。电子元件320包含接垫321。接垫321设置于顶面320t上。斜坡件420设置于顶面310t与侧面320s上且具有斜面420i。在本实施方式中，电子元件320在基板200上的正投影的一部分与电子元件310在基板200上的正投影不重叠。换句话说，电子元件320不与电子元件310对齐。进一步来说，电子元件320没有覆盖接垫311。于是，接垫311在基板200上的正投影与电子元件320在基板200上的正投影不重叠。电子元件330设置于顶面320t上且具有底面330b、顶面330t以及连接底面330b与顶面330t的侧面330s。电子元件330包含接垫331。接垫331设置于顶面330t上。斜坡件430设置于顶面320t与侧面330s上且具有斜面430i。在本实施方式中，电子元件330在基板200上的正投影的一部分与电子元件320在基板200上的正投影不重叠。换句话说，电子元件330不与电子元件320对齐。进一步来说，电子元件330没有覆盖接垫321。于是，接垫321在基板200上的正投影与电子元件330在基板200上的正投影不重叠。电子元件340设置于顶面330t上且具有底面340b、顶面340t以及连接底面340b与顶面340t的侧面340s。电子元件340包含接垫341。接垫341设置于顶面340t上。斜坡件440设置于顶面330t与侧面340s上且具有斜面440i。在本本文档来自技高网...

【技术保护点】
1.一种半导体堆叠结构，其特征在于，包含：基板，具有支持面，其中所述基板包含第一接垫，所述第一接垫设置于所述支持面上；第一电子元件，设置于所述支持面上且具有第一底面、第一顶面以及连接所述第一底面与所述第一顶面的第一侧面，其中所述第一电子元件包含第二接垫，所述第二接垫设置于所述第一顶面上；第一斜坡件，设置于所述支持面与所述第一侧面上且具有第一斜面；以及第一重分布层，设置于所述支持面、所述第一顶面以及所述第一斜面上，且电性连接所述第一接垫与所述第二接垫。

【技术特征摘要】
2017.04.20 US 15/491,9951.一种半导体堆叠结构，其特征在于，包含：基板，具有支持面，其中所述基板包含第一接垫，所述第一接垫设置于所述支持面上；第一电子元件，设置于所述支持面上且具有第一底面、第一顶面以及连接所述第一底面与所述第一顶面的第一侧面，其中所述第一电子元件包含第二接垫，所述第二接垫设置于所述第一顶面上；第一斜坡件，设置于所述支持面与所述第一侧面上且具有第一斜面；以及第一重分布层，设置于所述支持面、所述第一顶面以及所述第一斜面上，且电性连接所述第一接垫与所述第二接垫。2.如权利要求1所述的半导体堆叠结构，其特征在于，所述基板还包含本体与至少一个第二重分布层，其中所述第二重分布层设置于所述本体中。3.如权利要求1所述的半导体堆叠结构，其特征在于，还包含：多个焊球，设置于所述基板相对于所述支持面的一面。4.如权利要求1所述的半导体堆叠结构，其特征在于，还包含：封装件，设置于所述支持面上且覆盖所述第一电子元件。5.如权利要求1所述的半导体堆叠结构，其特征在于，所述第一电子元件为晶片。6.如权利要求1所述的半导体堆叠结构，其特征在于，所述第一斜坡件覆盖所述第一侧面。7.如权利要求1所述的半导体堆叠结构，其特征在于，所述第一斜坡件裸露所述第一侧面的至少一部分。8.如权利要求1所述的半导体堆叠结构，其特征在于，所述第一重分布层还设置于所述第一侧面上。9.如权利要求1所述的半导体堆叠结构，其特征在于，还包含：晶片粘着件，设置于所述支持面与所述第一底面之间，其中所述晶片粘着件的材质与所述第一斜坡件的材质相同。10.如权利要求1所述的半导体堆叠结构，其特征在于，还包含：第二电子元件，设置于所述第一顶面上...

【专利技术属性】
技术研发人员：林柏均，朱金龙，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71