超低介电常数金属间介电层的形成方法技术

超低介电常数金属间介电层的形成方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电料材层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上且将硬遮罩图案化以产生窗口，移除窗口下的层以产生开口，被移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层。在开口中形成金属层。

Formation method of ultra-low dielectric constant intermetallic dielectric layer

The formation method of ultra-low dielectric constant intermetallic dielectric layer includes forming a first intermetallic dielectric layer on the substrate, a first intermetallic dielectric layer containing multiple dielectric material layers, forming an adhesive layer on the first intermetallic dielectric layer, forming an ultra-low dielectric constant dielectric layer on the adhesive layer, and forming a protective layer on the ultra-low dielectric constant dielectric layer. On the layer, a hard mask is formed on the protective layer and patterned to generate a window, and the layer under the window is removed to generate an opening. The removed layer comprises a protective layer, an ultra-low dielectric constant dielectric layer, an adhesive layer and a first intermetallic dielectric layer. A metal layer is formed in the opening.

【技术实现步骤摘要】
超低介电常数金属间介电层的形成方法
本公开实施例涉及半导体集成电路制造，特别有关于超低介电常数金属间介电层的形成方法。
技术介绍
随着晶体管制程技术的进步，晶体管的尺寸已经缩小，且集成电路的每单位面积的晶体管数量也因此增加。增加的装置密度需要更进步的互连技术，且此互连技术能实现以期望的速度在装置之间传递信号并满足低电阻和低电容(例如，低电阻电容(RC)时间常数)的需求。随着集成电路变得更复杂且部件(feature)尺寸变小，也使得互连RC时间常数对信号延迟的影响加剧。在半导体后段(back-end-ofline，BEOL)制程中，用金属间介电层制造金属互连结构，其导致金属互连结构产生电容。电容的产生造成不希望发生的半导体电路的信号传递速度的降低。使用低介电常数(low-k)介电材料形成金属间介电层，在某种程度上已降低电容的产生且改善信号传递速度。然而，低介电常数介电材料有不利的特性和性质，例如高孔隙率，使其在某些半导体制造过程中容易受损，例如蚀刻、沉积和湿制程，而损害其介电常数(亦即，增加其介电常数)。特别在先进技术中，例如5纳米节点(5-nanometernode，N5)或更先进的技术，亟需能达到期望的电容、良率和可靠度的解决方法。
技术实现思路
根据一些实施例，提供超低介电常数(extralow-k，ELK)金属间介电层(inter-layermetaldielectriclayer，IMD)的形成方法。此方法包含形成第一金属间介电层于基底上，第一金属间介电层包含多个介电材料层，形成粘着层于第一金属间介电层上，形成超低介电常数介电层于粘着层上，形成保护层于超低介电常数介电层上，形成硬遮罩于保护层上，且将硬遮罩图案化以产生窗口，移除窗口下方的层以产生开口，移除的层包含保护层、超低介电常数介电层、粘着层和第一金属间介电层，以及在开口中形成金属层。根据另一些实施例，提供集成电路的制造方法。此方法包含形成多个装置于基底上，以产生制程中的基底；以及通过产生后段制程(BEOL)金属和介电层，对前述装置实施传导电力和信号布线(routing)互连，其中产生后段制程金属和介电层包含形成金属间介电层于制程中的基底上；形成超低介电常数介电层于金属间介电层上；形成介电盖于超低介电常数介电层上；形成包含氮化钛(TiN)的硬遮罩于该介电盖上，且将硬遮罩图案化以产生窗口；移除窗口下的层以产生沟槽，被移除的层包含介电盖、超低介电常数介电层和金属间介电层；以及形成包含铜(Cu)的金属层于沟槽内。根据又一些实施例，提供半导体装置，其包含第一金属间介电层形成于制程中的基底上；粘着层形成于第一金属间介电层上，粘着层包含氧化硅或碳氧化硅；超低介电常数介电层形成于粘着层上，超低介电常数介电层包含掺杂碳且富含氧的氧化硅材料；保护层形成于超低介电常数介电层上；以及金属层，从超低介电常数介电层延伸至第一金属间介电层。附图说明为了让本公开实施例的各个观点能更明显易懂，以下配合附图作详细说明。应该注意，根据工业中的标准范例，各个部件(features)未必按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据本公开的一或更多实施例，描绘超低介电常数(extralow-k，ELK)介电层的制造方法的示范制程流程图。图2是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。图3是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。图4是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。图5是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。图6是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。图7是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。图8是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法中的一个阶段。附图标记说明：10超低介电常数介电层的制造方法；S11、S12、S13、S14、S15、S16、S17步骤；20、30、40、50、60、70、80X-Z剖面视图；22基底；23第一金属间介电层；24氮化铝层；25第一掺杂氧的碳化物层；26氧化铝层；27第二掺杂氧的碳化物层；32粘着层；42超低介电常数介电层；52保护层；54硬遮罩；56窗口；62开口；72金属层；t1厚度。具体实施方式以下公开内容提供了许多用于实现在此所提供的本公开实施例的不同部件的不同实施例或范例。以下描述各部件及其排列方式的具体范例以简化本公开实施例。当然，这些仅仅是范例，而不在于限制本公开实施例的保护范围。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本公开实施例可在各个范例中重复参考标号及/或字母。此重复是为了简单和清楚的目的，其本身并非用于指定所讨论的各个实施例及/或配置之间的关系。再者，为了容易描述，在此可以使用例如“在…底下”、“在…下方”、“下”、“在…上方”、“上”等空间相关用语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。除了图中所示的方位外，空间相关用语可涵盖装置在使用或操作中的不同方位。装置可以采用其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相关描述可以同样地作出相应的解释。图1是根据本公开的一或更多实施例，描绘超低介电常数介电层的制造方法10的示范制程流程图。方法10说明整个制造制程的相关部分。可理解的是，可在图1所示的操作之前、期间和之后提供额外的操作，且可取代或移除下文所述的一些操作用于此方法的额外实施例。操作/制程的顺序可互换。在图1的步骤S11中，形成第一金属间介电层23于基底22上，如图2的X-Z剖面视图20所示。基底22可例如为晶圆，或者硅或锗晶圆，或者是制程中的基底，其包含许多半导体装置，如场效晶体管(field-effecttransistor，FET)，场效晶体管包含形成于基础基底上的金属氧化物半导体场效晶体管(metaloxidesemiconductorFET)或鳍式场效晶体管(FinFET)。在一些实施例中，可通过如本文中将更详细讨论的产生后段制程(back-end-of-line，BEOL)金属和介电层，实施各种布线(routing)互连，例如用于半导体装置的传导电力和信号布线互连。在一些实施例中，基础基底可为P型硅基底，其杂质浓度的范围从约1×1015cm-3到约3×1015cm-3。在另一些实施例中，基础基底可为N型硅基底，其杂质浓度的范围从约1×1015cm-3到约3×1015cm-3。在一些实施例中，硅基底的晶格方位为(100)。另外，基础基底可包含另一元素半导体，例如锗；化合物半导体，其包含第四-四族(GroupIV-IV)化合物半导体，例如碳化硅(SiC)和硅锗(SiGe)，以及第三-五族(GroupIII-V)化合物半导体，例如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlI本文档来自技高网...

【技术保护点】
1.一种超低介电常数金属间介电层的形成方法，包括：形成一第一金属间介电层于一基底上，该第一金属间介电层包括多个介电材料层；形成一粘着层于该第一金属间介电层上；形成一超低介电常数介电层于该粘着层上；形成一保护层于该超低介电常数介电层上；形成一硬遮罩于该保护层上，且将该硬遮罩图案化以产生一窗口；移除该窗口下的层以产生一开口，其中该被移除的层包含该保护层、该超低介电常数介电层、该粘着层及该第一金属间介电层；以及形成一金属层于该开口内。

【技术特征摘要】
2017.04.20 US 15/492,2431.一种超低介电常数金属间介电层的形成方法，包括：形成一第一金属间介电层于一基底上，该第一金属间介电层包括多个介电材料层；形成一粘着层于该第一金属间介电层上；形成一超低...

【专利技术属性】
技术研发人员：施伯铮，周家政，李俊德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71