多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法技术

本发明专利技术公开了一种多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法，半导体晶片包含半导体元件。半导体元件具有上表面以及对应至上表面的下表面。半导体元件包含输入端子、多个硅晶穿孔连接块、多个选择焊垫、多个倾斜焊垫以及多个倾斜导电结构。硅晶穿孔连接块延伸穿越半导体元件。选择焊垫位于下表面。倾斜焊垫位于上表面且通过硅晶穿孔连接块分别连接至选择焊垫。每个倾斜焊垫具有焊垫表面，其不平行于上表面。每个倾斜导电结构的底端接触对应的倾斜焊垫的焊垫表面，且每个倾斜导电结构的顶端垂直的对齐紧邻的倾斜焊垫。本发明专利技术具有以节省成本和生产效率的结构设计与生产方法达到晶片选择的功能。

Multi chip semiconductor package and vertically stacked semiconductor wafer and packaging method

The invention discloses a multiwafer semiconductor packaging body and a vertically stacked semiconductor wafer and packaging method. The semiconductor wafer comprises a semiconductor element. The semiconductor element has an upper surface and a lower surface corresponding to the upper surface. Semiconductor components include input terminals, multiple silicon crystal perforated connection blocks, multiple selective pads, multiple inclined pads and multiple inclined conductive structures. The silicon crystal perforated connecting block extends through the semiconductor element. The pads are located on the lower surface. The inclined pad is located on the upper surface and is connected to the selective pad separately through the silicon crystal perforated connecting block. Each tilt pad has a pad surface which is not parallel to the upper surface. The bottom of each inclined conductive structure contacts the corresponding inclined pad surface, and the top of each inclined conductive structure is vertically aligned with the adjacent inclined pad. The structure design and production method of the invention can achieve the function of wafer selection with cost saving and production efficiency.

【技术实现步骤摘要】
多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
本专利技术是关于一种半导体封装技术，特别是关于一种具有晶片选择焊垫的多晶片封装及其制造方法。
技术介绍
为了满足增加半导体装置集成度和多功能性的迫切需求，近年来已经开发了各种半导体多晶片封装。如下所述制造传统的半导体多晶片封装。在制造晶片并将晶片切割成多个单独的晶片之后，晶片被附接并电连接到基板，并且用模制树脂封装以形成封装体。然后，通过堆叠封装获得多晶片的封装体。传统的多晶片封装通过使用复杂的工艺堆叠多个封装体而形成。此外，这些多晶片封装的尺寸比标准晶片大得多，从而降低了安装密度。此外，由于多晶片封装采用基板，它们拉长了信号传输路径，从而产生信号延迟的结果。为了通过堆叠相同类型的存储器晶片来提高存储器容量，必须存在用于操作所需的存储器晶片的晶片选择机制。因此，每个存储器晶片需包括晶片选择端子。例如，在DRAM晶片的情况下，使用列位址选通(RAS)、行位址选通(CAS)或晶片选择接脚(CSP)作为晶片选择端子。通过选择性地将电子信号发送到与多晶片封装的所需晶片对应的特定晶片选择端子，对选择所需的晶片进行操作。多晶片封装中的存储器晶片的其他非选择端子通常连接在一起，但是每个单独晶片的晶片选择端子被隔离并连接到外部电子元件。在上述多晶片封装中公开了用于将每个晶片的晶片选择端彼此分离的公知技术。也就是说，每个晶片的晶片选择端子通过形成在封装的基板上的连接布线连接到外部电子部件。因此，为了将每个晶片的晶片选择端子彼此分开，每个基板应包含与其它基板不同的连接布线构造，因而增加了生产成本并降低了生产率。
技术实现思路
本专利技术的目的在于提供一种具有以节省成本和生产效率的结构设计与生产方法达到晶片选择功能的多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法。在本专利技术的一实施例中，一种半导体晶片包含半导体元件。半导体元件具有上表面以及对应至上表面的下表面。半导体元件包含输入端子、多个硅晶穿孔连接块、多个选择焊垫、多个倾斜焊垫以及多个倾斜导电结构。多个硅晶穿孔连接块延伸穿越半导体元件，其中这些硅晶穿孔连接块的其中之一连接至输入端子。多个选择焊垫位于下表面，其中这些选择焊垫的其中之一连接至输入端子，而这些选择焊垫的其余者分别连接至这些硅晶穿孔连接块的其余者。多个倾斜焊垫位于上表面且通过这些硅晶穿孔连接块分别连接至这些选择焊垫，其中每个倾斜焊垫具有焊垫表面，其不平行于上表面。多个倾斜导电结构分别位于对应的这些倾斜焊垫上，每个倾斜导电结构的底端接触对应的倾斜焊垫的焊垫表面，且每个倾斜导电结构的顶端垂直的对齐紧邻的倾斜焊垫。在本专利技术的一实施例中，一种多晶片半导体封装体包含N个垂直堆叠的半导体晶片。每个半导体晶片包含半导体元件。半导体元件具有上表面以及对应至上表面的下表面。半导体元件包含输入端子、M个硅晶穿孔连接块、多个选择焊垫、(M-1)个倾斜焊垫以及多个倾斜导电结构。硅晶穿孔连接块延伸穿越半导体元件，其中M≥N，这些硅晶穿孔连接块的其中之一连接至输入端子。选择焊垫位于下表面，其中这些选择焊垫的其中之一连接至输入端子，而这些选择焊垫的其余者分别连接至这些硅晶穿孔连接块的其余者。多个倾斜焊垫位于上表面且通过这些硅晶穿孔连接块分别连接至这些选择焊垫，其中每个倾斜焊垫具有焊垫表面，其不平行于上表面。倾斜导电结构分别位于对应的倾斜焊垫上，每个倾斜导电结构的底端接触对应的倾斜焊垫的焊垫表面，且每个倾斜导电结构的顶端垂直的对齐紧邻的倾斜焊垫。在本专利技术的一实施例中，一种方法用以垂直堆叠多个所述的半导体晶片而形成多晶片半导体封装体，该方法在这些半导体晶片的侧边对齐状况下垂直堆叠，且每个倾斜导电结构的顶端接触紧邻的半导体晶片上对应的选择焊垫，其中对应的选择焊垫是垂直对齐每个倾斜导电结构的底端紧邻的倾斜焊垫。在本专利技术的一实施例中，每个倾斜导电结构包含柱状部以及锡球部。柱状部自每个倾斜焊垫的焊垫表面向上延伸。锡球部位于柱状部远离倾斜焊垫的一端，其中锡球部垂直的对齐紧邻的倾斜焊垫。在本专利技术的一实施例中，这些柱状部均彼此相互平行。在本专利技术的一实施例中，上表面具有多个V型槽，且这些倾斜焊垫是分别共形的形成于这些V型槽上。在本专利技术的一实施例中，每个V型槽的两内表面夹角为90度。在本专利技术的一实施例中，半导体元件还包含保护层，多条导电通道于保护层内延伸，其中这些倾斜焊垫分别通过这些条导电通道连接至这些硅晶穿孔连接块。在本专利技术的一实施例中，这些倾斜焊垫彼此间隔，且每个倾斜导电结构的顶端在垂直方向超出其底端连接的倾斜焊垫。在本专利技术的一实施例中，这些倾斜焊垫彼此间隔，且每个倾斜导电结构的锡球部在垂直方向超出倾斜导电结构的柱状部连接的倾斜焊垫。在本专利技术的一实施例中，N个半导体晶片是以其侧边对齐状况下垂直堆叠。在本专利技术的一实施例中，这些选择焊垫中最外侧的选择焊垫连接至输入端子。在本专利技术的一实施例中，多晶片半导体封装体还包含外接基材，外接基材包含多个电连接锡球，其分别连接至这些半导体晶片的最底者的这些选择焊垫。综上所述，本专利技术公开具有倾斜导电结构的半导体元件，能通过垂直堆叠方式形成多晶片半导体封装体，且以具有节省成本和生产效率的结构设计与生产方法达到晶片选择的功能。以下将以实施方式对上述的说明作详细的描述，并对本专利技术的技术方案提供更进一步的解释。附图说明为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，结合附图说明如下：图1是绘示依照本专利技术一实施例的一种半导体元件的剖面图；图2是绘示图1的半导体元件部分的放大图；图3是绘示依照本专利技术一实施例的一种多晶片半导体封装体的剖面图；以及图4～图9是绘示依照本专利技术一实施例的半导体元件的制造方法步骤的剖面图。具体实施方式为了使本专利技术的叙述更加详尽与完备，可参照所附的附图及以下所述各种实施例，附图中相同的号码代表相同或相似的元件。另一方面，众所周知的元件与步骤并未描述于实施例中，以避免对本专利技术造成不必要的限制。请同时参照图1、图2，图1是绘示依照本专利技术一实施例的一种半导体元件的剖面图，图2是绘示图1的半导体元件部分的放大图。半导体晶片包含半导体元件100，其具有上表面102与对应上表面102的下表面104。半导体元件100包含输入端子106、多个硅晶穿孔连接块(throughsiliconvia)108、多个选择焊垫(110a,110b)、多个倾斜焊垫(112a,112b,112c)以及多个倾斜导电结构。在一实施例中，每个倾斜导电结构包含柱状部114以及锡球部116。柱状部114从每个倾斜焊垫112的焊垫表面(113a或113b)向上延伸，且焊垫表面(113a或113b)是不平行于半导体元件100的上表面102。换言之，每个倾斜导电结构的底端(例如柱状部114)是接触倾斜焊垫112的焊垫表面(113a或113b)。锡球部116位于柱状部114远离倾斜焊垫112的一端(即远离焊垫表面(113a或113b)的一端)。在一实施例中，倾斜焊垫(112a,112b,112c)是彼此间隔，即彼此电性分离或绝缘。如图2所绘示，每个倾斜导电结构的顶端在垂直方向超出其底端连接的该倾斜焊垫112。换言之，每个倾斜导电结构的锡球部116在垂直方向超出倾斜导电结构的柱状部114连接的倾斜焊垫11本文档来自技高网...

【技术保护点】
1.一种半导体晶片，其特征在于，包含：半导体元件，具有上表面以及对应至所述上表面的下表面，其中所述半导体元件包含：输入端子；多个硅晶穿孔连接块，延伸穿越所述半导体元件，其中所述多个硅晶穿孔连接块的其中之一连接至所述输入端子；以及多个选择焊垫，位于所述下表面，其中所述多个选择焊垫的其中之一连接至所述输入端子，而所述多个选择焊垫的其余者分别连接至所述多个硅晶穿孔连接块的其余者；多个倾斜焊垫，位于所述上表面且通过所述多个硅晶穿孔连接块分别连接至所述多个选择焊垫，其中每个所述倾斜焊垫具有焊垫表面，其不平行于所述上表面；以及多个倾斜导电结构，分别位于对应的所述多个倾斜焊垫上，每个所述倾斜导电结构的底端接触对应的所述倾斜焊垫的所述焊垫表面，且每个所述倾斜导电结构的顶端垂直的对齐紧邻的所述倾斜焊垫。

【技术特征摘要】
2017.04.20 US 15/493,0961.一种半导体晶片，其特征在于，包含：半导体元件，具有上表面以及对应至所述上表面的下表面，其中所述半导体元件包含：输入端子；多个硅晶穿孔连接块，延伸穿越所述半导体元件，其中所述多个硅晶穿孔连接块的其中之一连接至所述输入端子；以及多个选择焊垫，位于所述下表面，其中所述多个选择焊垫的其中之一连接至所述输入端子，而所述多个选择焊垫的其余者分别连接至所述多个硅晶穿孔连接块的其余者；多个倾斜焊垫，位于所述上表面且通过所述多个硅晶穿孔连接块分别连接至所述多个选择焊垫，其中每个所述倾斜焊垫具有焊垫表面，其不平行于所述上表面；以及多个倾斜导电结构，分别位于对应的所述多个倾斜焊垫上，每个所述倾斜导电结构的底端接触对应的所述倾斜焊垫的所述焊垫表面，且每个所述倾斜导电结构的顶端垂直的对齐紧邻的所述倾斜焊垫。2.如权利要求1所述的半导体晶片，其特征在于，每个所述倾斜导电结构包含：柱状部，自每个所述倾斜焊垫的所述焊垫表面向上延伸；以及锡球部，位于所述柱状部远离所述倾斜焊垫的一端，其中所述锡球部垂直的对齐紧邻的所述倾斜焊垫。3.如权利要求2所述的半导体晶片，其特征在于，所述多个柱状部均彼此相互平行。4.如权利要求1所述的半导体晶片，其特征在于，所述上表面具有多个V型槽，且所述多个倾斜焊垫是分别共形的形成于所述多个V型槽上。5.如权利要求4所述的半导体晶片，其特征在于，每个所述V型槽的两内表面夹角为90度。6.如权利要求4所述的半导体晶片，其特征在于，所述半导体元件还包含保护层，多条导电通道于所述保护层内延伸，其中所述多个倾斜焊垫分别通过所述多条导电通道连接至所述多个硅晶穿孔连接块。7.如权利要求4所述的半导体晶片，其特征在于，所述多个倾斜焊垫彼此间隔，且每个所述倾斜导电结构的顶端在垂直方向超出其底端连接的所述倾斜焊垫。8.如权利要求2所述的半导体晶片，其特征在于，所述多个倾斜焊垫彼此间隔，且每个所述倾斜导电结构的所述锡球部在垂直方向超出所述倾斜导电结构的所述柱状部连接的所述倾斜焊垫。9.一种多晶片半导体封装体，包含N个垂直堆叠的半导体晶片，其特征在于，每个所述半导体晶片包含：半导体元件，具有上表面以及对应至所述上表面的下表面，其中所述半导体元件包含：输入端子；M个硅晶穿孔连接块，延伸穿越所述半导体元件，其中M≥N，且所述M个硅晶穿孔连接块的其中之一连接至所述输入端子；以及多个选择焊垫，位于所述下表面，其中所述多个选择焊垫的其中之一连接至所述输入...

【专利技术属性】
技术研发人员：林柏均，朱金龙，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71