包含可去除载体的可布线电铸衬底制造技术

通过提供载体并将图案化的第一金属层镀覆到载体上来制造用于组装半导体封装体的可布线电铸衬底，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘。将包含铜的图案化的第二金属层镀覆在第一金属层上，并且将配置用于安装多个半导体芯片的第三金属层镀覆在第二金属层上。然后去除载体以暴露第一金属层。

Electrically conductive substrate including removable carriers

By providing a carrier and coating the patterned first metal layer onto the carrier, a wired cast substrate for assembling semiconductor packages is fabricated. The first metal layer is configured to be a surface mounting pad or an input/output pad for assembling semiconductor packages. The patterned second metal layer containing copper is coated on the first metal layer, and the third metal layer disposed for installing multiple semiconductor chips is coated on the second metal layer. The carrier is then removed to expose the first metal layer.

【技术实现步骤摘要】
包含可去除载体的可布线电铸衬底
本专利技术涉及在电子设备的组装和封装中使用的衬底。
技术介绍
传统上，通过将半导体芯片组装在引线框形式的衬底上来制造半导体封装体。这种衬底在芯片键合、引线键合以及芯片和引线键合的封装期间支撑半导体芯片。封装之后，将衬底和包封剂切割或分离以形成分离的半导体封装体。在便携式设备、可穿戴设备和其他消费产品的驱动下，半导体封装行业越来越需要生产外形尺寸更小的设备。要做到这一点，需要更紧凑且具有可布线电路的更薄的衬底来实现这种具有成本效益的先进封装解决方案的目的。例如，名称为“用于精细间距微型化的半导体封装体及其制造方法（“SemiconductorPackageforFinePitchMiniaturizationandManufacturingMethodthereof）”的第7,795,071号美国专利公开了精细间距半导体制造封装衬底以及使用该衬底的工艺。导电迹线被嵌入载体中并被绝缘层隔离，之后载体被选择性蚀刻以产生成品。所述方法的问题在于，对于非常薄的封装衬底（例如100μm或更薄的封装衬底）来说，在制造衬底期间以及在其在半导体组装过程中的处理期间遇到许多挑战，诸如衬底中的翘曲或裂缝。这导致产量降低和成本增加，并且使半导体封装体更薄的能力受到限制。
技术实现思路
因此，本专利技术的目的是寻求提供一种用于半导体组装和封装的衬底，其适合于组装薄封装体并且在半导体组装过程的处理期间固有地更加鲁棒（robust）。根据本专利技术的第一方面，提供了一种制造用于组装半导体封装体的可布线电铸衬底的方法，包括以下步骤：提供载体；将图案化的第一金属层镀覆到所述载体上，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘；在所述第一金属层上镀覆包含铜的图案化的第二金属层；在所述第二金属层上镀覆第三金属层，所述第三金属层被配置为用于将多个半导体芯片安装到所述第三金属层上；然后去除所述载体以暴露所述第一金属层。根据本专利技术的第二方面，提供了一种用于组装半导体封装体的可布线电铸衬底，所述衬底包括：载体；第一金属层，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘；在所述第一金属层上的包含铜的第二金属层；以及在所述第二金属层上方的第三金属层，所述第三金属层被配置为用于将多个半导体芯片安装到所述第三金属层上；其中，所述载体能够去除以暴露所述第一金属层。在下文中通过参考示出本专利技术的特定优选实施例的附图更详细地描述本专利技术将是方便的。附图和相关描述的特殊性不应被理解为取代由权利要求书限定的本专利技术的广义标识的一般性。附图说明现在将参照附图描述根据本专利技术的衬底及其制造工艺的例子，如下所示。图1A至图1P示出了根据本专利技术优选实施例的用于制造衬底的工艺。图2A至图2D示出了在去除用于支撑半导体芯片的衬底载体之前组装半导体芯片的方法。图3A至图3G示出了将选择性表面精加工部结合到制造的衬底的迹线层上。具体实施方式图1A至图1P示出了根据本专利技术优选实施例的制造用于组装半导体封装体的可布线电铸衬底的工艺。在图1A中，提供衬底载体10。衬底载体10由导电材料制成并且优选地可通过磁力吸引。在一个实施例中，衬底载体10包括不锈钢，特别是430级的不锈钢。衬底载体10的表面应首先进行化学处理以在使用之前去除所有污渍、油痕和污染物，以确保它们是干净的。在图1B中，通过用光敏干膜层压和覆盖衬底载体10的顶表面和底表面，在衬底载体10的表面上形成第一光刻胶层12。在图1C中，通过将第一光刻胶层12选择性暴露于紫外光或通过直接激光图像处理来图案化第一光刻胶层12，以在第一光刻胶层12上产生预定义图案。无论是使用选择性暴露于紫外光还是激光图像处理，第一光刻胶层12的部分此后被化学地去除，以在第一光刻胶层12中产生暴露部分14。暴露部分14用于暴露衬底载体10位于第一光刻胶层12下面的表面。可选地，然后可以施加化学粗糙化工艺以通过去除其暴露表面的一部分来粗糙化衬底载体10的暴露的下表面。在图1D中，通过使用图案化的第一光刻胶层12作为掩模的电镀工艺，在第一光刻胶层12的暴露部分14内形成预定厚度的第一金属层16。第一金属层16将包括完成的半导体封装体中的表面安装焊盘或输入/输出焊盘。因此，第一金属层16优选包括金层、金镍层或金钯镍层。之后，在图1E中，已经用金和/或镍镀覆的暴露部分14的其余部可以用另一种金属（例如铜）填充以形成与第一光刻胶层12齐平的中间金属层18。在图1F中，通过用光敏干膜层压和覆盖第一光刻胶层12以及第一和中间金属层16、18，在第一光刻胶层12以及第一和中间金属层16、18上形成第二光刻胶层20。如图1G所示，通过将第二光刻胶层20选择性地暴露于紫外光并化学去除第二光刻胶层20的部分，或通过直接激光图像处理、接着化学去除第二光刻胶层20的部分，第二光刻胶层20进一步被图案化，以在第二光刻胶层20上形成预定义的图案。该过程在第二光刻胶层20中产生暴露部分22。第二光刻胶层20中的暴露部分22暴露中间金属层18的部分的相应顶表面。在图1H中，通过使用图案化的第二光刻胶层20作为掩模的电镀工艺，在第二光刻胶层20的暴露部分22中形成第二金属层24。第二金属层24可以用作与第一和中间金属层16、18的连通互连件，使得其定义为在第一和中间金属层16、18之上形成的并且表面积更小的垂直柱。第二金属层24实际上可以由单个或多个金属层构成，并且优选地包括铜。在图1I中，第一和第二光刻胶层12、20已通过上述任一过程被去除，以显露第一、中间和第二金属层16、18、24，之后可模制该多个金属层。如图1J所示，形成第一介电层26以包封该多个金属层16、18、24。第一介电层26包括通过模制工艺（例如传递模塑、注塑或压塑成型或者通过薄膜层压工艺）引入的模塑料。模塑料可以包含环氧树脂和二氧化硅填料。该多个金属层16、18、24已被包覆成型，使得形成尤其覆盖第二金属层24的过量的模塑料层26。在图1K中，第一介电层26的过量部分已经被去除以平坦化并且暴露第二金属层24的顶表面。这种去除可以通过机械平坦化工艺（例如研磨或抛光）或通过使用化学平坦化过程来执行。在平坦化之后，如图1L所示，在第一介电层26和第二金属层24的表面上形成导电晶种层30。导电晶种层30优选包含铜，可以通过无电镀或通过溅射工艺形成。在图1M中，通过用光敏干膜层压和覆盖导电晶种层30以及衬底载体10的底表面，在导电晶种层30以及衬底载体10的底表面上形成第三光刻胶层32。如图1N所示，通过将第三光刻胶层32选择性地暴露于紫外光并且化学地去除第三光刻胶层32的一部分，或者通过直接激光图像处理然后化学地去除第三光刻胶层32的一部分，第三光刻胶层32被进一步图案化，以在第三光刻胶层32上形成预定义的图案。该过程在第三光刻胶层32中产生暴露部分34。第三光刻胶层32中的暴露部分34暴露下面的导电晶种层30的部分的相应顶表面。图1O示出了第三金属层36和精加工金属层38，该第三金属层和精加工金属层通过使用图案化的第三光刻胶层32作为掩模进行电镀而被连续地填充到第三光刻胶层32的暴露部分34中。第三金属层36可以包括由诸如铜的单一金属形成的迹本文档来自技高网...

【技术保护点】
1.一种制造用于组装半导体封装体的可布线电铸衬底的方法，其特征在于：包括以下步骤：提供载体；将图案化的第一金属层镀覆到所述载体上，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘；在所述第一金属层上镀覆包含铜的图案化的第二金属层；在所述第二金属层上镀覆第三金属层，所述第三金属层被配置为用于将多个半导体芯片安装到所述第三金属层上；以及去除所述载体以暴露所述第一金属层。

【技术特征摘要】
2017.04.21 US 62/488,2671.一种制造用于组装半导体封装体的可布线电铸衬底的方法，其特征在于：包括以下步骤：提供载体；将图案化的第一金属层镀覆到所述载体上，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘；在所述第一金属层上镀覆包含铜的图案化的第二金属层；在所述第二金属层上镀覆第三金属层，所述第三金属层被配置为用于将多个半导体芯片安装到所述第三金属层上；以及去除所述载体以暴露所述第一金属层。2.根据权利要求1所述的方法，其特征在于：所述载体由能够被磁力吸引的导电材料制成。3.根据权利要求2所述的方法，其特征在于：所述载体包括430级不锈钢。4.根据权利要求1所述的方法，其特征在于：还包括在镀覆所述第一金属层之前，通过去除所述载体的暴露表面的一部分来粗糙化所述暴露表面的步骤。5.根据权利要求1所述的方法，其特征在于：镀覆所述第一金属层和所述第二金属层的步骤通过电镀进行。6.根据权利要求1所述的方法，其特征在于：所述第一金属层包括金层、金镍层或金钯镍层。7.根据权利要求6所述的方法，其特征在于：还包括在镀覆所述第二金属层之前，在所述金层、金镍层或金钯镍层上镀覆铜层的步骤。8.根据权利要求1所述的方法，其特征在于：所述第二金属层具有比所述第一金属层小的表面积，并且用作与所述第一金属层的连通互连件。9.根据权利要求1所述...

【专利技术属性】
技术研发人员：陈达志，关耀辉，吉奥·荷西·阿苏摸·维拉埃斯平，林儒珑，任航，
申请(专利权)人：先进科技新加坡有限公司，
类型：发明
国别省市：新加坡,SG