半导体装置制造方法及图纸

本发明专利技术公开了一种半导体装置，其包括第一导电型晶体管和第二导电型晶体管，其中，第一导电型和第二导电型彼此不同，第一导电型晶体管和第二导电型晶体管每一者均包括：(ⅰ)包括多个金属层的金属栅极电极，以及(ⅱ)金属栅极电极侧壁间隔部，第一导电型晶体管的金属栅极电极的侧壁与第一导电型晶体管的金属栅极电极的相对应的侧壁间隔部之间的距离大于第二导电型晶体管的金属栅极电极的侧壁与第二导电型晶体管的金属栅极电极的相对应的侧壁间隔部之间的距离，并且第一导电型晶体管的金属栅极电极的栅极长度与第二导电型晶体管的金属栅极电极的栅极长度不同。本发明专利技术可以提供具有微细结构并能够使栅极长度最优化的半导体装置。

Semiconductor device

The invention discloses a semiconductor device, which comprises a first conductive transistor and a second conductive transistor. The first conductive transistor and the second conductive transistor are different from each other. Each of the first conductive transistor and the second conductive transistor includes: (_) metal gate electrodes comprising multiple metal layers, and (ii) gold. The distance between the side wall of the metal gate electrode of the first conductive transistor and the corresponding side wall of the metal gate electrode of the first conductive transistor is larger than that between the side wall of the metal gate electrode of the second conductive transistor and the metal gate electrode of the second conductive transistor. The distance between the side wall spacers and the gate length of the metal gate electrode of the first conductive transistor are different from that of the metal gate electrode of the second conductive transistor. The invention can provide a semiconductor device with a fine structure and capable of optimizing gate length.

【技术实现步骤摘要】
半导体装置本申请是申请日为2011年10月21日、专利技术名称为“半导体装置”的申请号为201510969631.9专利申请(下文称“子案”)的分案申请。本申请是在国家知识产权局认为上述子案不符合单一性要求的情况下提出的，具体涉及所述子案的第二次审查意见通知书，其发文日为2018年3月13日、发文序号为2018030801263110。此外，上述子案是第201110322857.1号专利申请(下文称“母案”)的分案申请，该母案的申请日是2011年10月21日，专利技术名称是“半导体装置和半导体装置制造方法”。相关申请的交叉参考本申请包含与2010年10月29日向日本专利局提交的日本优先权专利申请JP2010-243251所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
本专利技术涉及一种使用金属栅极电极的半导体装置以及这种半导体装置的制造方法。
技术介绍
在相关技术中，根据摩尔定律(Moore’slaw)，半导体装置的集成度每18至24个月就会增加一倍。然而，在90nm节点附近的栅极隧道漏电流(gatetunnelleakagecurrent)是不能被忽视的，因此已经几乎完全停止了对MOSFET的栅极氧化物膜的薄化。另外，由于难以控制短沟道效应(shortchanneleffect)，所以栅极长度的缩减进展缓慢。因此，难以提高MOSFET自身的性能，在90nm节点上或90nm节点之后已经利用诸如双应力衬里(DualStressLiner；DSL)或埋置的SiGe等机械应力来实现让迁移率提高的工程。在制造方面考虑到的机械应力技术主要应用于45nm节点之前。在45nm节点之后，通过提高具有HKMG结构的栅极氧化物膜的介电常数，对栅极氧化物膜的缩放技术(scaling)已经开始取得进展，上述HKMG结构使用了高介电常数(HK：高k)和金属栅极(metalgate；MG)电极。上述HKMG结构是主要使用诸如先栅极(gate-first)法和后栅极(gate-last)法这两种方法制造而成的。在先栅极法中，仅用HKMG结构代替相关技术中的多晶硅栅极结构或者SiON栅极绝缘膜结构，因此结构是相对简单的。另一方面，在后栅极法中，在除去层间绝缘层之后用HKMG结构代替最初形成的多晶硅伪栅极电极结构(例如，参照专利文献JP-A-2007-134432)。因此，这一制造方法与相关技术中的半导体装置制造方法大不相同。在后栅极结构中，有许多情形是在使用同一高k(HK)绝缘层的NMOS和PMOS中采用了具有不同功函数(workfunction)的金属。另外，由于加工的是非常微细的图形，因而为了易于制造，被图形化的栅极长度最好是按照恒定的规则而布置着。这里，图14示出了相关技术中具有HKMG结构的半导体装置。另外，图15A至15C示出了相关技术中作为具有HKMG结构的半导体装置的制造方法的后栅极制造工序。图14中所示的半导体装置60包括：设置有预定的元件分离区域及扩散区域的半导体基体61；形成于半导体基体61上的栅极电极62和栅极电极63；以及层间绝缘层64。栅极电极62具有形成于半导体基体61上的金属栅极电极68，并且在该金属栅极电极68与半导体基体61之间设置有HK绝缘层65、Pfet用WF(功函数)金属层66和Nfet用WF(功函数)金属层67。栅极电极63具有形成于半导体基体61上的金属栅极电极68，并且在该金属栅极电极68与半导体基体61之间设置有HK绝缘层65和Nfet用WF(功函数)金属层67。此外，栅极电极62和栅极电极63均具有形成在金属栅极电极68的侧壁处的侧壁间隔部69。接下来，将说明图14所示的半导体装置60的制造方法。首先，如图15A所示，在半导体基体61上形成栅极绝缘膜72和伪栅极电极71。伪栅极电极71的形成过程如下。通过例如干式氧化(O2，700℃)在半导体基体61上形成栅极绝缘膜72，并且随后利用CVD法等方法在栅极绝缘膜72上形成伪栅极电极材料层。接着，利用光刻法在该伪栅极电极材料层上形成抗蚀剂图形。使用该抗蚀剂图形作为掩模对栅极绝缘膜72和上述伪栅极电极材料层进行各向异性蚀刻，从而形成伪栅极电极71。这时，由于加工的是非常微细的图形，因此为了易于制造，把利用光刻法而被形成在伪栅极电极材料层上的抗蚀剂图形形成得具有特定的尺寸。接下来，利用等离子体CVD法形成Si3N4层等，并且随后对该Si3N4层进行回蚀，从而在伪栅极电极71的侧壁处形成侧壁间隔部69。然后，在半导体基体61上形成覆盖伪栅极电极71和侧壁间隔部69的层间绝缘层64，并且使用CMP法对该层间绝缘层64进行平坦化。然后，如图15B所示，利用干式蚀刻法或湿式蚀刻法除去伪栅极电极71，从而在侧壁间隔部69的内侧形成开口。接着，如图15C所示，在除去了上述伪栅极电极后所形成的沟槽内形成HK绝缘层65、Pfet用WF金属层66和Nfet用WF金属层67。然后，在除去了上述伪栅极电极后所形成的沟槽内埋置低电阻栅极材料，并且通过利用CMP法对层间绝缘层64进行平坦化，由此形成金属栅极电极68。通过上述工序，能够制造出图14所示相关技术中的具有HKMG结构的半导体装置。然而，在先进的CMOS中，存在着为了减小栅极电容而对NMOS和PMOS的栅极长度进行最优化的情形。将栅极长度最优化以使其在短沟道效应所允许的范围内具有尽可能小的值。然而，在利用光刻法来形成非常微细的图形的情况下，如果NMOS与PMOS中的伪栅极的栅极长度不同，就会显著地增大光刻工艺中的负担，并因此增大制造成本。换言之，难以制造出最优化的栅极长度以便让图形化的栅极长度按照恒定的规则而布置着。另外，在相关技术的平面型结构(planartypestructure)中，在栅极电极的底部处定义栅极长度。然而，在22nm代之后可能采用的鳍型结构(finstructure)中，栅极侧壁的形状也影响栅极长度。换言之，在栅极电极的侧壁呈锥形的情况下或者在该侧壁中存在粗糙度的情况下，栅极长度出现了差异。特别地，当通过增高鳍部来增大有效栅极宽度时，栅极长度的差异将成为加工中的很大问题。
技术实现思路
因此，本专利技术的目的是期望提供一种半导体装置，该半导体装置具有微细结构且能够使该半导体装置中的栅极长度最优化，本专利技术还提供这种半导体装置的制造方法。本专利技术一个实施方案旨在提供一种半导体装置，所述半导体装置包括第一导电型晶体管和第二导电型晶体管，其中，第一导电型和第二导电型彼此不同，所述第一导电型晶体管和所述第二导电型晶体管每一者均包括：(ⅰ)包括多个金属层的金属栅极电极，以及(ⅱ)金属栅极电极侧壁间隔部，所述第一导电型晶体管的所述金属栅极电极的侧壁与所述第一导电型晶体管的所述金属栅极电极的相对应的侧壁间隔部之间的距离大于所述第二导电型晶体管的所述金属栅极电极的侧壁与所述第二导电型晶体管的所述金属栅极电极的相对应的侧壁间隔部之间的距离，并且所述第一导电型晶体管的所述金属栅极电极的栅极长度与所述第二导电型晶体管的所述金属栅极电极的栅极长度不同。这里，在第一导电型晶体管和第二导电型晶体管任意一者中形成有所述偏移间隔部。或者，在所述第一导电型晶体管和所述第二导电型晶体管二者中形成有不同厚本文档来自技高网...

【技术保护点】
1.一种半导体装置，其包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管每一者均包括：(i)具有沟道区域的鳍；(ii)包括多个金属层的金属栅极电极，所述金属栅极电极覆盖所述鳍的所述沟道区域，并具有沿着所述鳍在相对方向上面对的侧壁；(iii)两个外绝缘层，所述两个外绝缘层布置在所述金属栅极电极的相对侧上，使得每一所述外绝缘层邻近各自的所述侧壁；以及(iv)两个内绝缘层，每一所述内绝缘层布置在所述外绝缘层的各者和所述金属栅极电极的相应一个所述侧壁之间，其中，所述第一晶体管为第一导电型，所述第二晶体管为第二导电型，所述第二导电型不同于所述第一导电型，且所述第一晶体管的所述金属栅极电极的一个所述侧壁与所述两个外绝缘层中的邻近所述一个侧壁的一者之间的距离大于所述第二晶体管的所述金属栅极电极的所述侧壁与邻近所述一个侧壁的所述外绝缘层之间的距离。

【技术特征摘要】
2010.10.29 JP 2010-2432511.一种半导体装置，其包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管每一者均包括：(i)具有沟道区域的鳍；(ii)包括多个金属层的金属栅极电极，所述金属栅极电极覆盖所述鳍的所述沟道区域，并具有沿着所述鳍在相对方向上面对的侧壁；(iii)两个外绝缘层，所述两个外绝缘层布置在所述金属栅极电极的相对侧上，使得每一所述外绝缘层邻近各自的所述侧壁；以及(iv)两个内绝缘层，每一所述内绝缘层布置在所述外绝缘层的各者和所述金属栅极电极的相应一个所述侧壁之间，其中，所述第一晶体管为第一导电型，所述第二晶体管为第二导电型，所述第二导电型不同于所述第一导电型，且所述第一晶体管的所述金属栅极电极的一个所述侧壁与所述两个外绝缘层中的邻近所述一个侧壁的一者之间的距离大于所述第二晶体管的所述金属栅极电极的所述侧壁与邻近所述一个侧壁的所述外绝缘层之间的距离。2.根据权利要求1所述的半导体装置，进一步包括：邻接所述外绝缘层的层间绝缘层。3.根据权利要求1所述的半导体装置，其中，所述第一晶体管的所述内绝缘层和所述外绝缘层中的每一者由单层形成。4.根据权利要求1所述的半导体装置，其中，所述多个金属层至少包括第一金属层和第二金属层，且所述第一金属层包括W。5.根据权利要求4所述的半导体装置，其中，所述第二金属层至少包含钛(Ti)、铝(Al)以及碳(C)。6.根据权利要求5所述的半导体装置，其中，所述第二金属层包含Ti和Al的碳化物。7.根据权利要求4所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极进一步包括第三金属层，且所述第三金属层包含TiN。8.根据权利要求7所述的半导体装置，其中，所述第一金属层为埋置金属层。9.根据权利要求8所述的半导体装置，其中，所述内绝缘层至少包含硅(Si)和氧(O)。10.根据权利要求1所述的半导体装置，其中，所述第一晶体管的所述两个外绝缘层中的每一者包含多层；且所述第二晶体管的所述两个外绝缘层中的每一者包含多层。11.根据权利要求1所述的半导体装置，所述第一导电型晶体管的所述两个外绝缘层之间在栅极纵向方向上的距离等于所述第二导电型晶体管的所述两个外绝缘层之间在所述栅极纵向方向上的距离。12.根据权利要求10所述的半导体装置，其进一步包括：附加绝缘膜，所述附加绝缘膜位于所述两个外绝缘膜和所述金属栅极电极的所述侧壁之间，其中所述附加绝缘膜包含HfO、HfSiO、LaO、ZrO、ZrSiO、TaO、TiO、BaSrTiO、BaTiO、StTiO、YO、AlO或PbScTaO的组合物。13.根据权利要求1所述的半导体装置，其中，在所述第一晶体管中，所述金属栅极电极的所述侧壁中的第一侧壁与邻近所述侧壁的所述第一侧壁的所述外绝缘层之间的距离在所述侧壁的所述第一侧壁的顶部处的大小小于该距离在所述侧壁的所述第一侧壁的底部处的大小。14.根据权利要求13所述的半导体装置，其中，所述第一晶体管的所述金属栅极电极的顶部布置为高于所述第一晶体管的所述内绝缘层的顶部。15.根据权利要求14所述的半导体装置，其中，所述第一晶体管的所述外绝缘层的高度至少为所述第一晶体管的所述鳍的高度的两倍。16.根据权利要求5所述的半导体装置，其中，所述第一晶体管中的所述第二金属层和所述第二晶体管中的所述第二金属层在相同沉积步骤中被沉积。17.根据权利要求7所述的半导体装置，其中，所述第一金属层、所述第二金属层和所述第三金属层依...

【专利技术属性】
技术研发人员：松本光市，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP