用于栅极高度控制及无空洞RMG填充的集成方案制造技术

本发明专利技术涉及用于栅极高度控制及无空洞RMG填充的集成方案，提供通过斜切控制不同栅极宽度上的NFET及PFET栅极高度的方法及所得装置。实施例包括在鳍片上方形成ILD(层间介电质)；在该ILD中形成空腔，其分别具有相似或不同的宽度；在该ILD上方及各空腔中形成高K介电层；在一个空腔中的该介电层上方形成pWF(p型功函数)金属层；凹入该pWF金属层至高于该鳍片的高度；在该介电层及pWF金属层上方的该空腔中形成nWF(n型功函数)金属层；凹入该nWF金属层至高于该pWF金属层的高度；在该介电层及nWF金属层上方形成阻挡层；用低电阻金属填充该空腔；以及凹入该阻挡层及介电层至高于该nWF金属层的高度；以及同时蚀刻该低电阻金属。

Integration scheme for gate height control and void free RMG filling

The invention relates to an integrated scheme for gate height control and cavity-free RMG filling, and provides a method and device for controlling the gate height of NFET and PFET on different gate widths by oblique cut. The embodiments include the formation of an ILD (interlayer dielectric) above the fin, the formation of a cavity in the ILD with similar or different widths, the formation of a high K dielectric layer above the ILD and in each cavity, the formation of a pWF (p-type work function) metal layer above the dielectric layer in a cavity, and the concavity of the pWF metal layer to a metal layer higher than the fin. Height; forming nWF (n-type work function) metal layer in the cavity above the dielectric layer and the pWF metal layer; concave the nWF metal layer to a height higher than the pWF metal layer; forming a barrier layer above the dielectric layer and the nWF metal layer; filling the cavity with low resistance metal; and concave the barrier layer and dielectric layer to a height higher than the nWF gold layer. The height of the genus is at the same time and the low resistance metal is etched at the same time.

【技术实现步骤摘要】
用于栅极高度控制及无空洞RMG填充的集成方案
本专利技术涉及半导体装置例如集成电路(integratedcircuit；IC)的制造。本专利技术尤其适用于替代金属栅极(replacementmetalgate；RMG)，尤其针对基于鳍式场效应晶体管(finfield-effecttransistor；FinFET)的10纳米(nm)及7纳米技术节点及以下。
技术介绍
随着IC的关键尺寸(criticaldimension；CD)缩小，RMG制程中的金属填充变得困难。该RMG制程需要在介电层中形成栅极开口(gateopening)并用栅极材料填充该栅极开口。随着栅极尺寸缩小，该栅极开口可能不能得到充分填充，使得金属夹断(pinchoff)，从而导致高栅极电阻。目前，先进节点在栅极上方采用栅极功函数材料(workfunctionmaterial；WFM)、栅极金属的填充物，或栅极间隙壁及介电间隙填充物的一个或多个凹入，以能够针对工艺微缩邻近设置源/漏(S/D)接触。不过，上述方案对控制不同栅极宽度(即，短与长)及多阈值电压(Vt)架构上的最终栅极高度增加新的制程挑战。一些常见问题包括栅极鳍片上方的高k损伤及功函数材料(WFM)损失以及最终栅极高度不一致，从而导致变化的自对准接触(self-alignedcontact；SAC)覆盖层预算，其可引起S/D至栅极电极短路，导致装置性能退化。因此，需要能够改进长短沟道长度或栅极宽度上的金属填充及栅极高度控制的方法以及所得装置。
技术实现思路
本专利技术的一个态样是一种包括斜切(chamfer)p型功函数(p-typeworkfunction；pWF)及n型功函数(n-typeworkfunction；nWF)金属的控制NFET及PFET栅极高度的方法。本专利技术的另一个态样是一种包括具有斜切pWF金属及nWF金属的NFET区及PFET区的装置。本专利技术的另一个态样是一种包括斜切pWF金属及nWF金属的控制短沟道栅极高度及长沟道栅极高度的方法。本专利技术的另一个态样是一种包括具有斜切pWF金属及nWF金属的短沟道区及长沟道区的装置。本专利技术的额外态样以及其它特征将在下面的说明中阐述，且本领域的普通技术人员在检查下文以后将在某种程度上清楚该些额外态样以及其它特征，或者该些额外态样以及其它特征可自本专利技术的实施中获知。本专利技术的优点可如所附权利要求中所特别指出的那样来实现和获得。依据本专利技术，一些技术效果可通过一种方法在某种程度上实现，该方法包括：在硅(Si)鳍片上方形成层间介电质(interlayerdielectric；ILD)；在该层间介电质(ILD)中形成第一空腔(cavity)及第二空腔，其分别位于该Si鳍片上方并垂直于该Si鳍片；在该层间介电质(ILD)上方及各该第一空腔及第二空腔中形成高K介电层；在该第一空腔中的该高K介电层上方形成p型功函数(pWF)金属层；凹入该pWF金属层至高于该鳍片的第一高度；在该高K介电层及该pWF金属层上方的该第一空腔及第二空腔中形成nWF金属层；凹入该nWF金属层至高于该pWF金属层的边缘的第二高度；在该高K介电层及nWF金属层上方形成阻挡金属层；用低电阻金属的填充物填充该第一空腔及第二空腔；通过化学机械抛光(chemicalmechanicalplanarization；CMP)移除该低电阻金属的填充物的部分；以及凹入该阻挡金属层及该高K介电层至高于该nWF金属层的边缘的第三高度，并同时蚀刻该低电阻金属的填充物。本专利技术的另一个态样包括通过斜切凹入各该pWF金属层及nWF金属层。另外的态样包括通过旋涂式硬掩膜(spin-onhard-mask；SOH)或光学平坦化层(opticalplanarizationlayer；OPL)涂布、反应离子蚀刻(reactiveionetching；RIE)、以及功函数材料(WFM)湿式蚀刻移除来斜切。其它态样包括形成该高K介电层至5埃至25埃的厚度。额外的态样包括形成由氮化钛(TiN)构成的该pWF金属层至5埃至50埃的厚度。另外的态样包括形成该阻挡金属层至25埃至75埃的厚度。另一个态样包括凹入该pWF金属层至高于该Si鳍片有2纳米至25纳米的该第一高度。其它态样包括凹入该nWF金属层至高于该Si鳍片有4纳米至30纳米的该第二高度。额外的态样包括凹入该阻挡金属层及该高K介电层至高于该Si鳍片有9纳米至35纳米的该第三高度。另外的态样包括通过RIE凹入该阻挡金属层及该高K介电层并蚀刻该低电阻金属，该低电阻金属形成延伸至高于该Si鳍片有14纳米至40纳米的高度的凸块。此外，针对具有不同鳍片高度及栅极关键尺寸(CD)的栅极可进一步优化上面的功函数材料(WFM)高度。本专利技术的另一个态样是一种装置，其包括：位于Si鳍片上方的层间介电质(ILD)；位于该层间介电质(ILD)中的第一空腔及第二空腔，其分别位于该Si鳍片上方并垂直于该Si鳍片；位于该第一空腔及第二空腔中的侧表面及底部表面上的高K介电层；位于该第一空腔及第二空腔中的该高K介电层上方的pWF金属层；位于该pWF金属层上方及该第一空腔中的该pWF金属层的边缘上方以及该第二空腔中的该高K介电层上方的nWF金属层；位于该nWF金属层上方及该nWF层的边缘上方的阻挡金属层；以及填充该第一空腔及第二空腔并在各空腔的中心形成凸块的低电阻金属。该装置的态样包括该高K介电层具有5埃至25埃的厚度。另一个态样包括该低电阻金属的凸块延伸至高于该Si鳍片有14纳米至40纳米的高度。另一个态样包括该pWF金属层具有5埃至50埃的厚度。又一个态样包括该阻挡金属层具有25埃至75埃的厚度。本专利技术的另一个态样是一种方法，其包括：在Si鳍片上方形成层间介电质(ILD)；在该Si鳍片上方并垂直于该Si鳍片在该层间介电质(ILD)中形成第一空腔及第二空腔，该第一空腔比该第二空腔具有较大的宽度；在该层间介电质(ILD)上方及该第一空腔及第二空腔中形成高K介电层至5埃至25埃的厚度；在该第一空腔及第二空腔中通过原子层沉积(atomiclayerdeposition；ALD)形成pWF金属层至5埃至50埃的厚度；通过斜切凹入该pWF金属层至高于该Si鳍片有2纳米至25纳米的第一高度；在该暴露的高K介电层及该pWF金属层上方的该空腔中通过原子层沉积(ALD)形成nWF金属层；通过斜切凹入该nWF金属层至高于该Si鳍片有4纳米至30纳米的第二高度，但覆盖该pWF金属层的边缘；在该高K介电层及该nWF金属层上方通过任一金属有机化学气相沉积(metalorganicchemicalvapordeposition；MOCVD)、原子层沉积(ALD)、物理气相沉积(physicalvapordeposition；PVD)形成阻挡金属层至25埃至75埃的厚度；用低电阻金属填充该第一空腔及第二空腔；通过化学机械抛光(CMP)移除该低电阻金属的填充物的部分；以及执行反应离子蚀刻(RIE)，以凹入该阻挡金属层、该高K介电层及该低电阻金属至高于该Si鳍片有9纳米至35纳米的第三高度，除低电阻金属的凸块或最终栅极高度在各空腔的中心延伸至高于该Si鳍片有14纳米至40纳米以外。该方法的态样包括通过包括旋涂式硬掩膜(SOH)或光本文档来自技高网...

【技术保护点】
1.一种方法，包括：在硅(Si)鳍片上方形成层间介电质(ILD)；在该层间介电质(ILD)中形成第一空腔及第二空腔，其分别位于该Si鳍片上方并垂直于该Si鳍片；在该层间介电质(ILD)上方及各该第一空腔及第二空腔中形成高K介电层；在该第一空腔中的该高K介电层上方形成p型功函数(pWF)金属层；凹入该pWF金属层至高于该鳍片的第一高度；在该高K介电层及该pWF金属层上方的该第一空腔及第二空腔中形成n型功函数(nWF)金属层；凹入该nWF金属层至高于该pWF金属层的边缘的第二高度；在该高K介电层及nWF金属层上方形成阻挡金属层；用低电阻金属的填充物填充该第一空腔及第二空腔；通过化学机械抛光(CMP)移除该低电阻金属的填充物的部分；以及凹入该阻挡金属层及该高K介电层至高于该nWF金属层的边缘的第三高度，并同时蚀刻该低电阻金属的填充物。

【技术特征摘要】
2017.04.21 US 15/494,1191.一种方法，包括：在硅(Si)鳍片上方形成层间介电质(ILD)；在该层间介电质(ILD)中形成第一空腔及第二空腔，其分别位于该Si鳍片上方并垂直于该Si鳍片；在该层间介电质(ILD)上方及各该第一空腔及第二空腔中形成高K介电层；在该第一空腔中的该高K介电层上方形成p型功函数(pWF)金属层；凹入该pWF金属层至高于该鳍片的第一高度；在该高K介电层及该pWF金属层上方的该第一空腔及第二空腔中形成n型功函数(nWF)金属层；凹入该nWF金属层至高于该pWF金属层的边缘的第二高度；在该高K介电层及nWF金属层上方形成阻挡金属层；用低电阻金属的填充物填充该第一空腔及第二空腔；通过化学机械抛光(CMP)移除该低电阻金属的填充物的部分；以及凹入该阻挡金属层及该高K介电层至高于该nWF金属层的边缘的第三高度，并同时蚀刻该低电阻金属的填充物。2.如权利要求1所述的方法，包括：通过斜切凹入各该pWF金属层及nWF金属层。3.如权利要求1所述的方法，包括：通过旋涂式硬掩膜(SOH)或光学平坦化层(OPL)涂布、反应离子蚀刻(RIE)、以及功函数材料(WFM)湿式蚀刻移除来斜切。4.如权利要求1所述的方法，包括形成该高K介电层至至25埃的厚度。5.如权利要求1所述的方法，包括形成由氮化钛(TiN)构成的该pWF金属层至5埃至50埃的厚度。6.如权利要求1所述的方法，包括形成该阻挡金属层至25埃至75埃的厚度。7.如权利要求1所述的方法，包括：凹入该pWF金属层至高于该Si鳍片有2纳米(nm)至25纳米的该第一高度。8.如权利要求7所述的方法，包括：凹入该nWF金属层至高于该Si鳍片有4纳米至30纳米的该第二高度。9.如权利要求8所述的方法，包括：凹入该阻挡金属层及该高K介电层至高于该Si鳍片有9纳米至35纳米的该第三高度。10.如权利要求9所述的方法，包括：通过反应离子蚀刻(RIE)凹入该阻挡金属层及该高K介电层并蚀刻该低电阻金属，该低电阻金属形成延伸至高于该Si鳍片有14纳米至40纳米的高度的凸块。11.一种装置，包括：位于硅(Si)鳍片上方的层间介电质(ILD)；位于该层间介电质(ILD)中的第一空腔及第二空腔，其分别位于该Si鳍片上方并垂直于该Si鳍片；位于该第一空腔及第二空腔中的侧表面及底部表面上的高K介电层；位于该第一空腔及第二空腔中的该高K介电层上方的p型功函数(pWF)金属层；位于该pWF金属层上方及该第一空腔中的该pWF金属层的边缘上方...

【专利技术属性】
技术研发人员：苏拉·卡玛·帕特尔，大西克典，刘佩，张志强，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY