半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，所述形成方法包括：提供基底；对所述基底进行等离子体硫化处理；对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。本发明专利技术形成方法形成的半导体结构电学性能得到提高。

Semiconductor structure and its forming method

The invention provides a semiconductor structure and a forming method thereof. The forming method includes: providing a substrate; plasma vulcanizing the substrate; and forming a high K dielectric layer on the substrate after plasma vulcanizing the substrate. The electrical properties of the semiconductor structure formed by the method of the invention are improved.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的飞速发展，半导体结构的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channeleffects)成为一个至关重要的技术问题。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。然而，现有技术形成的半导体结构的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底；对所述基底进行等离子体硫化处理；对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。可选的，所述等离子硫化处理的步骤包括：对所述基底进行掺硫处理；掺硫处理之后，对所述基底进行退火处理。可选的，采用等离子体H2S气体对所述基底进行掺硫处理。可选的，采用等离子体H2S气体对所述基底进行掺硫处理的工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。可选的，所述退火处理的工艺参数包括：温度为400℃至1100℃，时间为80s至120s。可选的，所述基底为单层结构或者叠层结构。可选的，所述基底的材料为：InP、InxGa1-xAs或者GaN中的一种或者多种。可选的，提供所述基底的工艺为选择性外延生长或者金属有机气相沉积。可选的，所述高K介质层的材料为：Al2O3或者HfO2中的一种或者多种。可选的，形成所述高K介质层的工艺为物理气相沉积、化学气相沉积或者原子层沉积。相应地，本专利技术还提供一种半导体结构，包括：基底，对所述基底采用等离子体硫化物进行处理；高K介质层，位于所述基底上。可选的，所述基底为单层结构或者叠层结构。可选的，所述基底的材料为：InP、InxGa1-xAs或者GaN中的一种或者多种。可选的，所述高K介质层的材料为：Al2O3或者HfO2中的一种或者多种。与现有技术相比，本专利技术的技术方案具有以下优点：先提供基底，再对所述基底进行等离子体硫化处理，之后再在所述基底上形成高K介质层。采用等离子硫化物气体对所述基底进行掺硫处理，由于所述等离子硫化物气体掺入基底的深度和浓度便于控制，能够使得硫离子掺入所述基底的深度和浓度大，从而在后续半导体高温制程中，使得所述硫离子在所述基底中的稳定性好，不容易发生流失。所述硫离子掺入所述基底中，能够修复所述基底中的晶格缺陷，从而改善了所述基底的界面性能。后续再在所述基底上形成所述高K介质层的步骤中，由于所述基底的界面性能好，从而使得所述高K介质层的质量也得到提高，从而使得半导体结构的漏电率得到降低，因此改善了所述半导体结构的电学性能。可选方案中，采用等离子体H2S气体对所述基底进行掺硫处理，具体工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。由于所述H2S气体容易形成等离子体(DPSplasma)，通过调节掺硫处理的工艺参数，将所述工艺参数控制在适当的范围内，可以使得硫离子掺入基底的深度和浓度较大，后续再对所述基底进行退火处理后，所述硫离子在所述基底中被激活，并修复所述基底中的晶格缺陷，从而使得所述基底的界面性能得到改善。由于所述掺硫后基底的界面性能好，在所述基底上形成高K介质层时，相应地也提高了所述高K介质层的质量，因此降低了所述半导体结构的漏电率。附图说明图1至图2是半导体结构形成过程的结构示意图；图3至图5是本专利技术实施例半导体结构形成过程的结构示意图。具体实施方式根据
技术介绍
形成的半导体结构的电学性能有待提高。图1和图2示出了半导体结构形成过程的结构示意图，现结合图1和图2对半导体结构的电学性能有待提高的原因进行分析。参考图1，提供基底100；采用(NH4)2S溶液对所述基底100进行掺硫处理。参考图2，采用(NH4)2S溶液对所述基底100进行掺硫处理之后，在所述基底100上形成介电层110。上述形成方法形成的半导体结构电学性能有待提高。经分析发现，导致所述半导体结构电学性能有待提高的原因包括：由于所述(NH4)2S溶液具有较大的腐蚀性，采用(NH4)2S溶液对所述基底100进行掺硫处理之后，容易对所述基底100造成界面损伤，从而对所述基底100的界面性能产生不良影响。此外，由于采用(NH4)2S溶液处理之后，硫离子掺入所述基底100的深度和浓度较小，在后续半导体高温制程中容易造成流失，从而导致硫离子修复所述基底100晶格缺陷的效果差。采用(NH4)2S溶液对所述基底100进行掺硫处理之后，还在所述基底100上形成介电层110，相应地也会造成所述介电层110的质量差。结合上述两个方面，所述基底100与所述介电层110之间的界面性能差，且所述介电层110的质量差，从而导致所述半导体结构的漏电率增大，因此降低了所述半导体结构的电学性能。为了解决上述问题，本专利技术实施例中，采用等离子体硫化处理的方法对所述基底进行掺硫处理，能够使得所述硫离子在所述基底中稳定性好，不易流失，并能够修复所述基底的晶格缺陷，从而改善了所述基底的界面性能。相应地，由于所述基底的界面性能好，从而使得形成的所述高K介质层的质量也得到提高，从而所述半导体结构的漏电率得到降低，进而改善了所述半导体结构的电学性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图3至图5是本专利技术实施例半导体结构形成过程的结构示意图。参考图3，提供基底200。本实施例中，所述基底200为单层结构或者叠层结构。本实施例中，所述基底200选用能够提高载流子迁移率的III-V族材料，具体为：InP、InxGa1-xAs或者GaN中的一种或者多种。在本专利技术其他实施例中，所述基底的材料还可以为：Si、Ge、SiGe、SiC、GaAs或者InGa中的一种或者多种。本实施例中，提供所述基底200的工艺为选择性外延生长。采用选择性外延生长工艺能够改善所述基底200的晶格缺陷，提高所述基底200的质量。在本专利技术其他实施例中，形成所述基底的工艺还可以为金属有机气相沉积。参考图4，对所述基底200进行等离子体硫化处理。本实施例中，采用等离子硫化物气体对所述基底200进行掺硫处理之后本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；对所述基底进行等离子体硫化处理；对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；对所述基底进行等离子体硫化处理；对所述基底进行等离子体硫化处理之后，在所述基底上形成高K介质层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述等离子硫化处理的步骤包括：对所述基底进行掺硫处理；掺硫处理之后，对所述基底进行退火处理。3.如权利要求2所述的半导体结构的形成方法，其特征在于，采用等离子体H2S气体对所述基底进行掺硫处理。4.如权利要求3所述的半导体结构的形成方法，其特征在于，采用等离子体H2S气体对所述基底进行掺硫处理的工艺参数包括：通入H2S气体，所述H2S气体的气体流量为40sccm至120sccm，功率为500w至1200w，压力为0.5mtorr至20mtorr，温度为500℃至1050℃，时间为60s至150s。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：温度为400℃至1100℃，时间为80s至120s。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底为单层结构或者叠...

【专利技术属性】
技术研发人员：刘焕新，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31