用于部件认证的装置制造方法及图纸

本实用新型专利技术公开了用于部件认证的装置，可包括：包括串联的多个第一延迟级的第一延迟链；包括串联的多个第二延迟级的第二延迟链，其中第一延迟链具有与第二延迟链相同数量的延迟级；信号输入，被配置为接收输入信号，输入信号沿包括至少一个第一延迟级的第一传播路径传播并沿包括至少一个第二延迟级的第二传播路径传播；多个控制输入，每个被配置成将第一传播路径改变为包括相应第二延迟级，并将第二传播路径改变为包括相应第一延迟级，控制相应第一和第二延迟级；仲裁器，所述仲裁器被配置成将第一延迟链的第一输出与第二延迟链的第二输出之间的时间差量化成由多比特输出表示的多个时间仓；和组合器，基于多比特输出的非线性变换来提供响应输出。

【技术实现步骤摘要】
用于部件认证的装置相关申请的交叉引用本申请是要求2017年1月12日提交的名称为“COMPONENTAUTHENTICATIONUTILIZINGMULTI-LEVELARBITER”(利用多级仲裁器的部件认证)的共同未决的美国临时申请序列号62/445,547的优先权的技术申请，所述临时申请的全部内容以引用方式并入本文。
本公开整体涉及用于部件认证的装置，并且更具体地涉及认证部件，同时改善对机器学习攻击的抵抗并降低因环境变化引起的不稳定性。
技术介绍
集成电路(IC)的伪造是日趋严重的问题，它可影响许多系统的安全性和保障性。伪造问题的一种解决方案是使用物理不可克隆函数(PUF)来认证IC的制造产地。基于仲裁器的PUF是独特类型的PUF。然而，基于仲裁器的PUF易受温度和供电变化以及机器学习攻击的影响。基于硅的PUF依据即使原始制造商也无法复制的微小制造变化，有效地为所生成的每个单独管芯提供指纹。该指纹可用作非易失性存储器(NVM)的替代品以在制造时执行管芯级可追溯性(DLT)，以提升制程良率并用于缺陷跟踪。PUF可用作通过以下方式确保供应链完整性的方法：允许生产线末端制造商查询指纹(例如，通过发出“询问”输入)，以及针对存储在硅制造商网站上的安全数据库检查“响应”。将一组询问-响应对(CRP)存储在安全数据库中以唯一地识别每个部件。
技术实现思路
在一些实施方案中，提供一种用于部件认证的装置，包括：第一延迟链，所述第一延迟链包括以串联方式连接的多个第一延迟级；第二延迟链，所述第二延迟链包括以串联方式连接的多个第二延迟级，其中所述第一延迟链具有与所述第二延迟链相同数量的延迟级；信号输入，被配置为接收输入信号，所述输入信号被配置成沿着包括至少一个第一延迟级的第一传播路径传播并沿着包括至少一个第二延迟级的第二传播路径传播；多个控制输入，每个控制输入被配置成将所述第一传播路径改变为包括相应第二延迟级，并将所述第二传播路径改变为包括相应第一延迟级，每个控制输入控制相应第一延迟级和相应第二延迟级；仲裁器，所述仲裁器被配置成将所述第一延迟链的第一输出与所述第二延迟链的第二输出之间的时间差量化成由多比特输出表示的多个时间仓；和组合器，所述组合器被配置成基于所述多比特输出的非线性变换来提供响应输出。在一些实施方案中，提供一种用于部件认证的装置，包括：信号输入，被配置为成接收输入信号，所述输入信号沿着包括以串联方式连接的多个第一延迟级中的至少一个第一延迟级的第一传播路径延迟，并沿着包括以串联方式连接的多个第二延迟级中的至少一个第二延迟级的第二传播路径延迟，其中所述第一延迟级具有与所述第二延迟级相同数量的延迟级；多个控制输入，所述多个控制输入被配置成将所述第一传播路径改变为包括所述第二延迟级中的至少一个第二延迟级，并将所述第二传播路径改变为包括所述第一延迟级中的至少一个第一延迟级，每个控制输入被配置成控制相应第一延迟级和相应第二延迟级；仲裁器，所述仲裁器被配置成将所述第一传播路径的第一输出与所述第二传播路径的第二输出之间的时间差量化成由多比特输出表示的多个时间仓；和组合器，所述组合器被配置成用非线性变换来变换所述多比特输出以提供响应输出。在一些实施方案中，提供一种用于部件认证的装置，包括：信号输入，被配置为成接收输入信号，所述输入信号被配置成沿着包括以串联方式连接的多个第一多路复用器中的至少一个第一多路复用器的第一传播路径传播，并沿着包括以串联方式连接的多个第二多路复用器中的至少一个第二多路复用器的第二传播路径传播；多个控制输入，每个控制输入选择相应第一多路复用器的两个输入中的一个输入和相应第二多路复用器的两个输入中的一个输入，以将所述第一传播路径改变为包括所述相应第二多路复用器，并将所述第二传播路径改变为包括所述相应第一多路复用器；仲裁器，所述仲裁器被配置成将所述第一传播路径的第一输出与所述第二传播路径的第二输出之间的时间差量化成由多比特输出表示的多个时间仓，每个所述时间仓包括相应时间延迟，其中所述多比特输出具有均匀概率密度函数；和组合器，所述组合器被配置成通过用所述多比特输出的有符号的最大概率函数进行的变换来提供响应输出，其中所述多个时间仓的概率在所述有符号的最大概率密度函数的均值处降低。根据本技术实施方案的用于部件认证的装置，能够改善对机器学习攻击的抵抗并降低因环境变化引起的不稳定性。附图说明本技术以举例的方式进行说明，并且不受附图限制，在附图中类似的标号指示类似的元件。附图中的元件为了简明起见而示出，而未必按比例绘制。图1是基于延迟的PUF的实施方案的示意图。图2是经控制而具有不同延迟路径的一对PUF的实施方案的示意图。图3是多个PUF与异或(XOR)函数组合的实施方案的示意图。图4是用于图3的实施方案的响应错误率(RER)模拟的图形视图。图5是根据本公开的实施方案的具有多比特仲裁器的、基于PUF的系统的RER模拟的图形视图。图6是根据本公开的实施方案的多比特仲裁器的示意图。图7是具有来自与XOR函数组合的五个PUF的输出的PDF的图形视图。图8是单个PUF链的符号MaxPDF与多个链PUF的PDF相比较的图形视图。图9是根据本公开的实施方案的基于多级仲裁器的PUF系统的示意图。图10示出对于不同链数量和链长度而言对PUF系统执行机器学习攻击所需的时间的图形视图。图11是根据本公开的实施方案的利用多级仲裁器进行部件认证的系统的功能框图。图12是示出根据本公开的实施方案的用于部件认证的方法的流程图。具体实施方式本文所述系统和方法的实施方案提供部件认证(例如，对IC或模块)，其使用多级仲裁器来改善对机器学习(ML)攻击的适应性，同时提升PUF相对于环境变化(包括温度、电压和噪声)的稳定性。ML攻击基于对PUF行为建模以将伴随IC克隆并添加到所建模的部件，从而形成以与真正部件相同的方式响应于询问-响应对(CRP)的伪造部件。或者，所建模的PUF行为包括在伪造的单片设备中(例如，包括在软件算法或可编程电路中)。因此，将伪造解决方案提供给供应链。以前应对ML攻击的方法会使PUF稳定性恶化。PUF稳定性意指PUF在所有环境条件(例如，包括温度和电压中的一者或多者)内对给定询问提供相同响应并且在存在噪声的情况下保持稳定的能力。在各种实施方案中，基于硅的PUF以逻辑元件的延迟为基础。在使用先前的解决方案体现时，这些延迟并不总是与温度和/或电压成线性地或对称地扩展，并且因此会因这些环境变动而出现比特错误。与通信系统中的比特错误率(BER)类似，对于PUF电路而言，响应错误率(RER)被定义为CRP将因噪声、温度、电压和电路老化效应而变化的概率。术语BER和RER在本文可互换使用。本公开的实施方案解决了ML攻击和稳定性的问题，同时提供了管芯级或部件级可追溯性的有效机制。在各种实施方案中，可追溯性包括例如制造位置、批号、晶圆号、晶圆上的管芯位置、制造日期、测试日期和测试程序版本的识别。可追溯性对于减少伪造部件进入供应链很重要，以防止收入损失，此外还预防较高风险医疗、工业或军事应用中因伪造部件故障所带来的危害。部件可追溯性还有助于诊断退料(例如，退料授权或RMA)并有助于实现持续的良率提升。在实施方案中，利用多本文档来自技高网...

【技术保护点】
1.一种用于部件认证的装置，其特征在于，包括：第一延迟链，所述第一延迟链包括以串联方式连接的多个第一延迟级；第二延迟链，所述第二延迟链包括以串联方式连接的多个第二延迟级，其中所述第一延迟链具有与所述第二延迟链相同数量的延迟级；信号输入，被配置为接收输入信号，所述输入信号被配置成沿着包括至少一个第一延迟级的第一传播路径传播并沿着包括至少一个第二延迟级的第二传播路径传播；多个控制输入，每个控制输入被配置成将所述第一传播路径改变为包括相应第二延迟级，并将所述第二传播路径改变为包括相应第一延迟级，每个控制输入控制相应第一延迟级和相应第二延迟级；仲裁器，所述仲裁器被配置成将所述第一延迟链的第一输出与所述第二延迟链的第二输出之间的时间差量化成由多比特输出表示的多个时间仓；和组合器，所述组合器被配置成基于所述多比特输出的非线性变换来提供响应输出。

【技术特征摘要】
2017.01.12 US 62/445,547;2017.03.09 US 15/454,1291.一种用于部件认证的装置，其特征在于，包括：第一延迟链，所述第一延迟链包括以串联方式连接的多个第一延迟级；第二延迟链，所述第二延迟链包括以串联方式连接的多个第二延迟级，其中所述第一延迟链具有与所述第二延迟链相同数量的延迟级；信号输入，被配置为接收输入信号，所述输入信号被配置成沿着包括至少一个第一延迟级的第一传播路径传播并沿着包括至少一个第二延迟级的第二传播路径传播；多个控制输入，每个控制输入被配置成将所述第一传播路径改变为包括相应第二延迟级，并将所述第二传播路径改变为包括相应第一延迟级，每个控制输入控制相应第一延迟级和相应第二延迟级；仲裁器，所述仲裁器被配置成将所述第一延迟链的第一输出与所述第二延迟链的第二输出之间的时间差量化成由多比特输出表示的多个时间仓；和组合器，所述组合器被配置成基于所述多比特输出的非线性变换来提供响应输出。2.根据权利要求1所述的装置，其中，所述仲裁器包括多个比较器，每个比较器被配置成将所述第一输出与所述第二输出进行比较以确定两者之间的相应时间差，每个比较器包括相应时间延迟，其中所述多比特输出具有均匀概率密度函数。3.根据权利要求1所述的装置，其中，每个时间仓由一对相邻多比特输出、具有最小值的单个多比特输出和具有最大值的单个多比特输出中的一者表示。4.根据权利要求1所述的装置，其中，所述非线性变换是有符号的最大概率密度函数，其被配置成降低在所述有符号的最大概率密度函数的均值处出现所述多个时间仓的概率。5.根据权利要求1所述的装置，其中，每个延迟级是多路复用器，由相应控制输入控制以选择来自所述第一延迟链的延迟级的输出和来自所述第二延迟链的延迟级的输出中的一者。6.根据权利要求1所述的装置，其中，所述装置还包括线性反馈移位寄存器LFSR的多个输出，每个输出连接到相应控制输入，所述LFSR被配置成使所述多个控制输入随机化。7.根据权利要求1所述的装置，其中，所述组合器被配置成基于多个多比特输出的...

【专利技术属性】
技术研发人员：杰里米·赖斯，罗里·布坎南，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US