用于可重构处理系统的存储器和可重构处理系统技术方案

本发明专利技术提供了一种用于可重构处理系统的存储器，可重构处理系统包括多个行计算单元组，多个行计算单元组中的每个行计算单元组包括多个行计算单元。存储器包括：多个第一存储单元，其中多个第一存储单元中的每个第一存储单元与多个行计算单元组中的每个行计算单元组一一对应连接；第二存储单元，与多个行计算单元组中的每个行计算单元组中的每个行计算单元连接；其中，第一存储单元用于存储对应的行计算单元组内的各个行计算单元之间交互的数据，第二存储单元用于存储不同行计算单元组间的各个行计算单元之间交互的数据。根据本发明专利技术实施例的方法，可以满足可重构处理系统多端口同时读写的需求，提高数据交互效率。

Memory and reconfigurable processing system for reconfigurable processing system

The invention provides a memory for a reconfigurable processing system comprising a plurality of row cell groups, and each row cell group in a plurality of row cell groups comprising a plurality of row cell groups. The memory includes: a plurality of first storage units, in which each first storage unit in a plurality of first storage units is connected one by one with each row cell group in a plurality of row cell groups; the second storage unit is connected with each row cell group in a plurality of row cell groups; Among them, the first storage unit stores data that is interacted between row cells within the corresponding row cell group, and the second storage unit stores data that is interacted between row cells between different row cell groups. The method according to the embodiment of the invention can satisfy the requirement of multi-port simultaneous reading and writing of the reconfigurable processing system and improve the efficiency of data interaction.

【技术实现步骤摘要】
用于可重构处理系统的存储器和可重构处理系统
本专利技术涉及电子信息技术，更具体地，涉及一种用于可重构处理系统的存储器和一种可重构处理系统。
技术介绍
可重构处理系统(ReconfigurableProcessingUnit，RPU)是一种结合计算灵活性和计算高效性为一体的新型计算架构，可以应用于包括汽车、航空航天、国防等在内的各个领域中，适用范围较广。在可重构处理系统中，通常需要借助缓存结构来实现算子之间的数据交互。然而，目前库提供商提供的存储编译器(MemoryCompiler)通常只支持两个端口的存储结构，因此对可重构处理系统的计算电路构成较多限制，导致算子间的数据交互效率低下。
技术实现思路
本专利技术的一个方面提供了一种用于可重构处理系统的存储器，所述可重构处理系统包括多个行计算单元组，所述多个行计算单元组中的每个行计算单元组包括多个行计算单元，其特征在于，所述存储器包括：多个第一存储单元，其中所述多个第一存储单元中的每个第一存储单元与所述多个行计算单元组中的每个行计算单元组一一对应连接，以及第二存储单元，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元连接。其中，所述第一存储单元用于存储对应的行计算单元组内的各个行计算单元之间交互的数据，所述第二存储单元用于存储不同行计算单元组间的各个行计算单元之间交互的数据。可选地，上述第一存储单元包括：多个第一端口，其中所述多个第一端口中的每个第一端口与所述第一存储单元对应的行计算单元组中的每个行计算单元一一对应连接，以及第二端口，与外接存储设备连接。可选地，上述第二存储单元包括：多个第三端口，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元一一对应连接，以及第四端口，与外接存储设备连接。可选地，上述第一存储单元由寄存器构成，以及所述第二存储单元由寄存器构成。可选地，上述多个行计算单元组中的每个行计算单元组包括两个行计算单元，其特征在于，所述第一存储单元由两端口存储单元构成，以及所述第二存储单元由寄存器构成。其中，所述两端口存储单元的第五端口与所述两个行计算单元中的第一行计算单元连接，所述两端口存储单元的第六端口时分复用地与外接设备和所述两个行计算单元中的第二行计算单元连接。可选地，上述第一存储单元以及所述第二存储单元对应不同的地址空间。本专利技术的另一个方面提供了一种可重构处理系统，包括：多个行计算单元组，所述多个行计算单元组中的每个行计算单元组包括多个行计算单元，以及存储器。所述存储器包括：多个第一存储单元，其中所述多个第一存储单元中的每个第一存储单元与所述多个行计算单元组中的每个行计算单元组一一对应连接，以及第二存储单元，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元连接。其中，所述第一存储单元用于存储对应的行计算单元组内的各个行计算单元之间交互的数据，所述第二存储单元用于存储不同行计算单元组间的各个行计算单元之间交互的数据。可选地，上述第一存储单元包括：多个第一端口，其中所述多个第一端口中的每个第一端口与所述第一存储单元对应的行计算单元组中的每个行计算单元一一对应连接，以及第二端口，与外接存储设备连接。可选地，上述第二存储单元包括：多个第三端口，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元一一对应连接，以及第四端口，与外接存储设备连接。可选地，上述多个行计算单元组中的每个行计算单元组包括两个行计算单元，其特征在于，所述第一存储单元由两端口存储单元构成，以及所述第二存储单元由寄存器构成。其中，所述两端口存储单元的第五端口与所述两个行计算单元中的第一行计算单元连接，所述两端口存储单元的第六端口时分复用地与外接设备和所述两个行计算单元中的第二行计算单元连接。可见，在本专利技术实施例的技术方案中，通过第一存储单元实现各个行计算单元组内的数据交互，通过第二存储单元实现各个行计算单元组间的数据交互，从而可以实现各个行计算单元之间的数据交互。并且本专利技术实施例中的第一存储单元和第二存储单元能够支持多端口同时读写，因此，大大提高了数据交互效率，从而提高了可重构处理系统的处理速度。附图说明为了更完整地理解本专利技术及其优势，现在将参考结合附图的以下描述，其中：图1示意性示出了根据本专利技术实施例的存储器的应用场景；图2A示意性示出了根据本专利技术实施例的存储器的第一存储单元的示意图；图2B示意性示出了根据本专利技术实施例的存储器的第二存储单元的示意图；以及图3示意性示出了根据本专利技术实施例的可重构处理系统的示意图。具体实施方式以下，将参照附图来描述本专利技术的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本专利技术实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本专利技术。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。本领域技术人员还应理解，实质上任意表示两个或更多可选项目的转折连词和/或短语，无论是在说明书、权利要求书还是附图中，都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如，短语“A或B”应当被理解为包括“A”或“B”、或“A和B”的可能性。附图中示出了一些方框图和/或流程图。应理解，方框图和/或流程图中的一些方框或其组合可以由计算机程序指令来实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，从而这些指令在由该处理器执行时可以创建用于实现这些方框图和/或流程图中所说明的功能/操作的装置。因此，本专利技术的技术可以硬件和/或软件(包括固件、微代码等)的形式来实现。另外，本专利技术的技术可以采取存储有指令的计算机可读介质上的计算机程序产品的形式，该计算机程序产品可供指令执行系统使用或者结合指令执行系统使用。在本专利技术的上下文中，计算机可读介质可以是能够包含、存储、传送、传播或传输指令的任意介质。例如，计算机可读介质可以包括但不限于电、磁、光、电磁、红外或半导体系统、装置、器件或传播介质。计算机可读介质的具体示本文档来自技高网...

【技术保护点】
1.一种用于可重构处理系统的存储器，所述可重构处理系统包括多个行计算单元组，所述多个行计算单元组中的每个行计算单元组包括多个行计算单元，其特征在于，所述存储器包括：多个第一存储单元，其中所述多个第一存储单元中的每个第一存储单元与所述多个行计算单元组中的每个行计算单元组一一对应连接；第二存储单元，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元连接；其中，所述第一存储单元用于存储对应的行计算单元组内的各个行计算单元之间交互的数据，所述第二存储单元用于存储不同行计算单元组间的各个行计算单元之间交互的数据。

【技术特征摘要】
1.一种用于可重构处理系统的存储器，所述可重构处理系统包括多个行计算单元组，所述多个行计算单元组中的每个行计算单元组包括多个行计算单元，其特征在于，所述存储器包括：多个第一存储单元，其中所述多个第一存储单元中的每个第一存储单元与所述多个行计算单元组中的每个行计算单元组一一对应连接；第二存储单元，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元连接；其中，所述第一存储单元用于存储对应的行计算单元组内的各个行计算单元之间交互的数据，所述第二存储单元用于存储不同行计算单元组间的各个行计算单元之间交互的数据。2.根据权利要求1所述的存储器，其特征在于，所述第一存储单元包括：多个第一端口，其中所述多个第一端口中的每个第一端口与所述第一存储单元对应的行计算单元组中的每个行计算单元一一对应连接；第二端口，与外接存储设备连接。3.根据权利要求1所述的存储器，其特征在于，所述第二存储单元包括：多个第三端口，与所述多个行计算单元组中的每个行计算单元组中的每个行计算单元一一对应连接；第四端口，与外接存储设备连接。4.根据权利要求1所述的存储器，其特征在于，所述第一存储单元由寄存器构成，以及所述第二存储单元由寄存器构成。5.根据权利要求1所述的存储器，所述多个行计算单元组中的每个行计算单元组包括两个行计算单元，其特征在于，所述第一存储单元由两端口存储单元构成，以及所述第二存储单元由寄存器构成；其中，所述两端口存储单元的第五端口与所述两个行计算单元中的第一行计算单元连接，所述两端口存储单元的第六端口时分复用地与外接设备和所述两个行计算单元中的第二行计算单元连接。...

【专利技术属性】
技术研发人员：刘雷波，朱敏，尹首一，魏少军，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11