过程层设备FPGA和CPU通信的装置及过程层设备制造方法及图纸

本发明专利技术提供了过程层设备FPGA和CPU通信的装置及过程层设备，FPGA端设置有RGMII接口，CPU端采用以太网控制器，以太网控制器与FPGA通过RGMII接口连接，CPU和FPGA之间采用RGMII接口通信，不需要其他物理层器件，减少了通信中间环节，简化了硬件设计。CPU端以太网控制器采用分队列的方式接收报文，不同队列之间互不影响，降低了CPU负荷，且具有抗网络风暴的能力。以太网控制器采用DMA方式传输数据，不需要CPU参与数据搬运，降低了CPU负荷。以太网控制器通信带宽设定为1Gbps，带宽比local bus有提升；采用全双工模式通信，比local bus半双工模式效率高。

Process layer devices FPGA and CPU communication devices and process level devices

The invention provides a device and a process layer device for the communication between the process layer device FPGA and CPU. The FPGA terminal is equipped with RGMII interface, the CPU terminal is equipped with Ethernet controller, the Ethernet controller and the FPGA are connected through RGMII interface, and the communication between the CPU and the FPGA adopts RGMII interface, and no other physical layer devices are needed, thus reducing the communication intermediate links. The hardware design is simplified. The Ethernet controller on the CPU side receives packets in queues, which do not affect each other, reduces the CPU load and has the ability to resist network storms. Ethernet controller uses DMA mode to transmit data, does not need the CPU to participate in data handling, reduces the CPU load. The communication bandwidth of Ethernet controller is set to 1Gbps, which is higher than that of local bus. The full duplex mode is more efficient than the half duplex mode of local bus.

【技术实现步骤摘要】
过程层设备FPGA和CPU通信的装置及过程层设备
本专利技术属于电力系统继电保护
，特别涉及过程层设备FPGA和CPU通信的装置及过程层设备。
技术介绍
近几年，智能变电站大行其道，根据IEC61850标准，智能化变电站通信体系分为三层：站控层、间隔层和过程层。智能化变电站相对于传统变电站最大的革新在于增加了过程层设备和过程层网络。过程层网络指连接过程层设备与间隔层设备的光纤通信网络，过程层设备主要包括智能终端与合并单元，间隔层设备主要指各种保护测控设备，例如线路保护与测控、主变保护与测控、分段保护与测控、母线保护等。过程层网络按照功能可以划分为GOOSE网和SV网，GOOSE网传递GOOSE报文(GenericObjectOrientedSubstationEvent，面向通电对象的变电站事件)，SV网传递SV报文(SampleValue，采样值)。GOOSE网和SV网必须具备高实时性和高可靠性，因为GOOSE报文及SV报文的延迟、错误、丢失都可能造成保护的误动或拒动，最终导致一次设备的损坏，影响供电系统的稳定性。因此，过程层设备作为智能变电站的一部分，对实时性要求很高，目前过程层设备大部分采用FPGA元件控制数据输入输出，严格控制时间指标，SV报文输出经过FPGA控制后，报文间隔误差可以控制到ns级别。另外，过程层设备数据吞吐量很大(智能终端除外)，网络负荷不稳定，既要接收和发送模拟量采样数据，又要接收和发送GOOSE报文，还要控制硬开入开出，以及抗网络风暴(GOOSE报文具有突发性，报文数量时多时少)，数据峰值通常会大于100Mbps。几乎所有的输入输出数据都要经过CPU和FPGA，因此CPU和FPGA之间的通道形成了数据主干道。以前通常采用localbus总线通信，过程层装置中CPU的localbus总线实际传输带宽可以设置到百兆级别，然而localbus有以下致命的缺点：不能采用DMA模式传输数据，非常消耗CPU资源，CPU接收数据后还要处理这些数据，在性能上常常捉襟见肘；另外localbus是半双工模式，收发不能同时进行，影响通信效率。
技术实现思路
本专利技术的目的在于提供过程层设备FPGA和CPU通信的装置及过程层设备，用于解决现有技术中过程层设备通信时消耗CPU资源及通信效率低的问题。为实现上述目的，本专利技术提供了一种过程层设备FPGA和CPU通信的装置，包括用于设置在FPGA上的RGMII接口，用于设置在CPU内的以太网控制器，所述以太网控制器与FPGA通过所述RGMII接口进行通信。为了解决CPU负荷大的问题，所述以太网控制器设置了至少三个存储队列，分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。CPU端以太网控制器采用分队列的方式接收报文，省去了CPU解析报文和分类报文的流程，降低了CPU负荷，且具有抗网络风暴的能力。为了进一步解决CPU负荷大的问题，所述以太网控制器采用直接内存存取方式接收或发送报文。以太网控制器采用直接内存存取方式传输数据，不需要CPU参与数据搬运，降低了CPU负荷。设置GOOSE数据报文队列能够接收报文的个数，当GOOSE数据报文队列超过队列设置的能够接收报文的个数时，能通过GOOSE数据报文队列溢出报文来降低CPU需要处理的报文量。其中一个队列报文溢出不会影响其他队列接收报文。本专利技术还提供了一种过程层设备，包括FPGA、CPU及FPGA和CPU通信的装置，所述FPGA和CPU通信的装置包括所述FPGA上设置的RGMII接口，所述CPU内设置的以太网控制器，所述以太网控制器与FPGA通过所述RGMII接口进行通信。为了解决CPU负荷大的问题，所述以太网控制器设置了至少三个存储队列，分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。CPU端以太网控制器采用分队列的方式接收报文，省去了CPU解析报文和分类报文的流程，降低了CPU负荷，且具有抗网络风暴的能力。为了进一步解决CPU负荷大的问题，所述以太网控制器采用直接内存存取方式接收或发送报文。以太网控制器采用直接内存存取方式传输数据，不需要CPU参与数据搬运，降低了CPU负荷。设置GOOSE数据报文队列能够接收报文的个数，当GOOSE数据报文队列超过队列设置的能够接收报文的个数时，能通过GOOSE数据报文队列溢出报文来降低CPU需要处理的报文量。其中一个队列报文溢出不会影响其他队列接收报文。本专利技术的有益效果是：本专利技术通过FPGA端设置RGMII接口，CPU端采用以太网控制器，以太网控制器与FPGA通过RGMII接口连接，CPU和FPGA之间采用RGMII接口通信，不需要其他物理层器件，减少了通信中间环节，简化了硬件设计，和localbus总线相比，消耗CPU资源少，通信效率高。附图说明图1为本专利技术的硬件连线示意图；图2为本专利技术的报文接收流程图。具体实施方式下面结合附图对本专利技术的具体实施方式作进一步的说明：一种过程层设备，包括FPGA和CPU，包括FPGA、CPU及FPGA和CPU通信的装置，其中，FPGA和CPU通信的装置包括FPGA上设置的RGMII接口，CPU内设置的以太网控制器，以太网控制器与FPGA通过RGMII接口进行通信。具体而言，如图1所示，本专利技术的装置包括PowerPC系列CPU(典型CPU为MPC8377)和FPGA元件，CPU端采用以太网控制器eTSEC与FPGA通信，通信带宽设置为1Gbps，工作模式为全双工，FPGA端设计一个RGMII接口，可以接收和发送以太网报文，FPGA发送报文的目的物理地址是CPU分队列接收报文的判据，以太网控制器eTSEC的报文分类器配置参数如表1所示。其中GTX_CLK125、TSEC_GTX_CLK、TSEC_RX_CLK的时钟频率都是125MHz。下述表1中，CLE是分组标志，当条目需要分组时，设置此位；REJ是丢弃标志，当条目匹配成功时，如果此位为1，则丢弃报文。AND为下一个条目配对标志，为1时，表示该条目与下一个条目配对匹配，如果该条目匹配成功，则继续匹配下一条目；为0时，该条目和下一条目是独立的。Q指接收队列的序号。CMP指比较方式，0表示等于，1表示大于等于，2表示不等于，3表示小于。PID指属性标志，表示比较时要判别的字段，比如判别物理地址还是IP值或是其它值。RQPROP指比较目标值，比如当比较目的物理地址高3个字节(PID＝3)时，如果RQPROP＝0x00007800，则报文分类器把从报文中提取到的目的物理地址高3个字节值和此值比较，比较的规则用CMP字段定义，满足条件后根据REJ字段处理报文，上述的标志均可PowerPC参考手册查到。表1报文分类器配置参数表CPU和FPGA之间采用RGMII接口规范通信，不需要其他物理层器件，一般来说，以太网靠物理层器件，适应不同传输介质和不固定的传输距离，本专利技术涉及的通信距离比较短，CPU和FPGA在同一板卡上，不同物理层的收发器(PHY)等其他器件可以减少通信中间环节，简化硬件设计。CPU端设置至少三个分队列模式接收报文。分队列模式是以太网控制器eTSEC服务质量(QoS)功能的一部分，以太网控制器eTSEC接收报文时，先由报文解析器解析报文，再由报文分类器根据分类配置参本文档来自技高网...

【技术保护点】
1.一种过程层设备FPGA和CPU通信的装置，其特征在于，包括用于设置在FPGA上的RGMII接口，用于设置在CPU内的以太网控制器，所述以太网控制器与FPGA通过所述RGMII接口进行通信。

【技术特征摘要】
1.一种过程层设备FPGA和CPU通信的装置，其特征在于，包括用于设置在FPGA上的RGMII接口，用于设置在CPU内的以太网控制器，所述以太网控制器与FPGA通过所述RGMII接口进行通信。2.根据权利要求1所述的过程层设备FPGA和CPU通信的装置，其特征在于，所述以太网控制器设置了至少三个存储队列，分别用于存放模拟量数据报文、GOOSE数据报文及硬开入数据。3.根据权利要求2所述的过程层设备FPGA和CPU通信的装置，其特征在于，所述以太网控制器采用直接内存存取方式接收或发送报文。4.根据权利要求2或3所述的过程层设备FPGA和CPU通信的装置，其特征在于，设置GOOSE数据报文队列能够接收报文的个数，当GOOSE数据报文队列超过队列设置的能够接收报文的个数时，能通过GOOSE数据报文队列溢出报文来降低CPU需要...

【专利技术属性】
技术研发人员：凌特利，李英明，任红旭，宋彦锋，叶留义，徐云松，沈沉，汤洋，王西邓，张荣良，闫振宇，郑拓夫，信亚磊，牛勇永，韩芳芳，
申请(专利权)人：许继集团有限公司，许继电气股份有限公司，许昌许继软件技术有限公司，
类型：发明
国别省市：河南,41