带阻滤波器以及复合滤波器制造技术

技术编号:19268380 阅读:40 留言:0更新日期:2018-10-27 05:07
一种带阻滤波器(3),具有多个并联谐振器(11~14),其中,多个并联谐振器(11~14)各自具有压电基板(53)和形成在压电基板(53)的表面的IDT电极(101),IDT电极(101)由相互对置的一对梳齿电极(110a、110b)形成,IDT电极(101)具有多个电极指(111a、111b),在弹性波传播方向(X方向)上的IDT电极(101)的端部(e)和不同于端部(e)的中央部(c),电极指(111a、111b)的间距不同。

【技术实现步骤摘要】
【国外来华专利技术】带阻滤波器以及复合滤波器
本专利技术涉及阻止给定频带的信号的通过的带阻滤波器、以及包含带阻滤波器的复合滤波器。
技术介绍
以往,已知有具有多个谐振器并将各个谐振器串联以及并联地连接的复合滤波器。作为该复合滤波器的一种,在专利文献1公开了将由一对梳齿电极构成的多个声表面波谐振器分别串联以及并联地进行连接的带通滤波器。在先技术文献专利文献专利文献1:日本特开2010-109694号公报
技术实现思路
专利技术要解决的课题在专利文献1记载的带通滤波器中,将谐振器进行并联连接而构成陷波点,从而确保衰减量,但是仅将谐振器进行并联连接,存在不能使衰减频段的带宽变宽这样的问题。因此,本专利技术的目的在于,提供一种能够通过使并联连接的多个谐振器的谐振频率偏移而增大带外衰减量,即,使阻带宽度变宽的带阻滤波器、以及使用了带阻滤波器的复合滤波器。用于解决课题的技术方案为了达成上述目的,本专利技术的一个方式涉及的带阻滤波器是具有多个并联谐振器的带阻滤波器,其中,所述多个并联谐振器各自具有:压电基板;以及IDT电极,形成在该压电基板的表面,所述IDT电极由相互对置的一对梳齿电极形成,所述IDT电极具有多个电极指,在弹性波传播方向上的所述IDT电极的端部和不同于所述端部的中央部,所述电极指的间距不同。像这样,通过使IDT电极的中央部处的电极指的间距与端部处的电极指的间距不同,从而能够使IDT电极的中央部的波长与端部的波长不同。由此,在并联谐振器的频率特性中可得到谐振频率不同的多个谐振点。其结果是,在由多个并联谐振器构成的带阻滤波器中,能够使阻带宽度变宽。此外,所述端部处的所述多个电极指的间距可以小于所述中央部处的所述多个电极指的间距。像这样,通过使IDT电极的端部处的电极指的间距小于中央部处的电极指的间距,从而能够使IDT电极的端部的波长比中央部的波长短。由此,在并联谐振器的频率特性中,可得到基于中央部的电极指的间距的低频侧的谐振点、以及基于端部的电极指的间距的高频侧的谐振点这样的谐振频率不同的多个谐振点。其结果是,在由多个并联谐振器构成的带阻滤波器中,能够使从低频侧的谐振点横跨高频侧的谐振点的阻带宽度变宽。此外,可以是,所述多个并联谐振器具备:第一并联谐振器;以及第二并联谐振器,具有比所述第一并联谐振器高的谐振频率,将所述第一并联谐振器的所述中央部处的所述多个电极指的间距设为C1,将所述端部处的所述多个电极指的间距设为E1,将所述第二并联谐振器的所述中央部处的所述多个电极指的间距设为C2,在该情况下,E1<C2<C1。据此,能够使被第一并联谐振器的多个谐振点夹着的频段与被第二并联谐振器的多个谐振点夹着的频段相互重叠一部分。由此,能够将第一并联谐振器以及第二并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,可以是,在进一步将所述第二并联谐振器的所述端部处的所述多个电极指的间距设为E2的情况下,E2<E1。据此,能够适当地进行基于被第一并联谐振器的多个谐振点夹着的频段与被第二并联谐振器的多个谐振点夹着的频段的频率特性的峰和谷的抵消。由此,能够将第一并联谐振器以及第二并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,可以是,将所述多个并联谐振器按照具有更低的谐振频率的顺序设为第k并联谐振器、第(k+1)并联谐振器、…、第n并联谐振器(k、n为自然数,其中,2≤k<n),将所述第k并联谐振器的所述中央部处的所述多个电极指的间距设为Ck,将所述端部处的所述多个电极指的间距设为Ek,将所述第(k+1)并联谐振器的所述中央部处的所述多个电极指的间距设为C(k+1),在该情况下,Ek<C(k+1)<Ck。据此,能够使被三个以上的并联谐振器各自的多个谐振点夹着的频段相互重叠一部分。由此,能够将三个以上的并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,可以是,在进一步将所述第(k+1)并联谐振器的所述端部处的所述多个电极指的间距设为E(k+1)的情况下,E(k+1)<Ek。据此,在由三个以上的并联谐振器构成的带阻滤波器中,能够适当地进行被多个谐振点夹着的频段的频率特性的峰和谷的抵消。由此,能够将三个并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,所述端部处的所述多个电极指的间距可以大于所述中央部处的所述多个电极指的间距。像这样,通过使IDT电极的端部处的电极指的间距大于中央部处的电极指的间距,从而能够使IDT电极的端部的波长比中央部的波长长。由此,在并联谐振器的频率特性中,可得到基于中央部的电极指的间距的高频侧的谐振点、以及基于端部的电极指的间距的低频侧的谐振点这样的谐振频率不同的多个谐振点。其结果是,在由多个并联谐振器构成的带阻滤波器中,能够使从低频侧的谐振点横跨高频侧的谐振点的阻带宽度变宽。此外,可以是,所述多个并联谐振器具备:第一并联谐振器;以及第二并联谐振器,具有比所述第一并联谐振器低的谐振频率,将所述第一并联谐振器的所述中央部处的所述多个电极指的间距设为C1,将所述端部处的所述多个电极指的间距设为E1,将所述第二并联谐振器的所述中央部处的所述多个电极指的间距设为C2,在该情况下,E1>C2>C1。据此,能够使被第一并联谐振器的多个谐振点夹着的频段和被第二并联谐振器的多个谐振点夹着的频段相互重叠一部分。由此,能够将第一并联谐振器以及第二并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,可以是,在进一步将所述第二并联谐振器的所述端部处的所述多个电极指的间距设为E2的情况下,E2>E1。据此,能够适当地进行被第一并联谐振器的多个谐振点夹着的频段和被第二并联谐振器的多个谐振点夹着的频段的频率特性的峰和谷的抵消。由此,能够将第一并联谐振器以及第二并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,可以是,将所述多个并联谐振器按照具有更高的谐振频率的顺序设为第k并联谐振器、第(k+1)并联谐振器、…、第n并联谐振器(k、n为自然数,其中,2≤k<n),将所述第k并联谐振器的所述中央部处的所述多个电极指的间距设为Ck,将所述端部处的所述多个电极指的间距设为Ek,将所述第(k+1)并联谐振器的所述中央部处的所述多个电极指的间距设为C(k+1),在该情况下,Ek>C(k+1)>Ck。据此,能够使被三个以上的并联谐振器的多个谐振点夹着的频段相互重叠一部分。由此,能够将三个以上的并联谐振器的频率特性中的峰和谷抵消一部分,能够降低衰减极的阻抗的高低差,并且能够得到阻带宽度宽的带阻滤波器。此外,可以是,在进一步将所述第(k+1)并联谐振器的所述端部处的所述多个电极指的间距设为E(k+1)的情况下,E(k+1)>Ek。据此,在由三个以上的并联谐振器构成的带阻滤波器中,能够适当地进行被多个谐振点夹着的频段的频率特性的峰和谷的抵消。由此,能够将三个并联谐振器的频率特性中的峰和谷抵消一部分,能够降本文档来自技高网...

【技术保护点】
1.一种带阻滤波器,具有多个并联谐振器,其中,所述多个并联谐振器各自具有:压电基板;以及IDT电极,形成在该压电基板的表面,所述IDT电极由相互对置的一对梳齿电极形成,所述IDT电极具有多个电极指,在弹性波传播方向上的所述IDT电极的端部和不同于所述端部的中央部,所述电极指的间距不同。

【技术特征摘要】
【国外来华专利技术】2016.02.29 JP 2016-0384581.一种带阻滤波器,具有多个并联谐振器,其中,所述多个并联谐振器各自具有:压电基板;以及IDT电极,形成在该压电基板的表面,所述IDT电极由相互对置的一对梳齿电极形成,所述IDT电极具有多个电极指,在弹性波传播方向上的所述IDT电极的端部和不同于所述端部的中央部,所述电极指的间距不同。2.根据权利要求1所述的带阻滤波器,其中,所述端部处的所述多个电极指的间距小于所述中央部处的所述多个电极指的间距。3.根据权利要求1或2所述的带阻滤波器,其中,所述多个并联谐振器具备:第一并联谐振器;以及第二并联谐振器,具有比所述第一并联谐振器高的谐振频率,将所述第一并联谐振器的所述中央部处的所述多个电极指的间距设为C1,将所述端部处的所述多个电极指的间距设为E1,将所述第二并联谐振器的所述中央部处的所述多个电极指的间距设为C2,在该情况下,E1<C2<C1。4.根据权利要求3所述的带阻滤波器,其中,在进一步将所述第二并联谐振器的所述端部处的所述多个电极指的间距设为E2的情况下,E2<E1。5.根据权利要求1~4中的任一项所述的带阻滤波器,其中,将所述多个并联谐振器按照具有更低的谐振频率的顺序设为第k并联谐振器、第(k+1)并联谐振器、…、第n并联谐振器,k、n为自然数,其中,2≤k<n,将所述第k并联谐振器的所述中央部处的所述多个电极指的间距设为Ck,将所述端部处的所述多个电极指的间距设为Ek,将所述第(k+1)并联谐振器的所述中央部处的所述多个电极指的间距设为C(k+1),在该情况下,Ek<C(k+1)<Ck。6.根据权利要求5所述的...

【专利技术属性】
技术研发人员:山田贵之
申请(专利权)人:株式会社村田制作所
类型:发明
国别省市:日本,JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1