一种倒装焊工艺良率和寄生参数定量评估装置及方法制造方法及图纸

本发明专利技术公开一种倒装焊工艺良率和寄生参数定量评估装置及方法所述装置包括：复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器；所述第三电容C3的一端与所述刻度输入总线连接，所述第三电容C3的另一端与所述第一电容C1的一端连接，所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接，所述第一电容C1的另一端接地。本发明专利技术中的装置可以对焊点的连通性精确检测。

A device and method for quantitative evaluation of flip chip welder yield and parasitic parameters

The invention discloses a flip chip welding process yield and parasitic parameter quantitative evaluation device and method. The device comprises a reset bus, a scale input bus, a first capacitor C1, a second capacitor C2, a third capacitor C3, a first transistor MR, a second transistor MF, a third transistor MS, a fourth transistor ML, a column bus, a power supply, and a voltage. One end of the third capacitor C3 is connected with the scale input bus, the other end of the third capacitor C3 is connected with one end of the first capacitor C1, and the other end of the third capacitor C3 is also connected with the emitter of the first transistor MR, and the other end of the first capacitor C1 is grounded. The device in the invention can accurately detect the connectivity of solder joints.

【技术实现步骤摘要】
一种倒装焊工艺良率和寄生参数定量评估装置及方法
本专利技术涉及倒装焊工艺评估领域，特别是涉及一种倒装焊工艺良率和寄生参数定量评估装置及方法。
技术介绍
传统的倒装焊工艺评估方法大多都通过光学检测的办法完成倒装焊工艺评估。即，首先完成样片的倒装焊工艺试制，然后通过X光检测设备对倒装焊焊点阵列进行透视成像，逐一观察焊点的形态，形态异常的焊点标记为异常焊点。最后，进一步通过机械外力将已完成倒装焊的模组撬开，并在光学显微镜下观察焊点的断面和形态，断面异常或者没有断面的焊点确定为倒装失效焊点。可见，这一倒装焊工艺评估过程大量依赖人力观察，如要精确确定工艺的良点率时效率极低；同时，工艺评估效果严重依赖成像设备的精度，当倒装焊焊点直径减小至十几微米时，仅通过外形观察已经很难分辨焊点的连通与否。另一类方法主要基于简单的电连通性测试，在即将进行倒装焊的底片和负载片上首先进行金属布线，保证上下两个样片的金属布线形成一定的对应模式。理想情况下，完成倒装焊工艺后，通过焊点连接的上下两个样片的金属布线可以形成通路；当倒装焊存在焊点连通性问题时，金属连通性就会存在问题，形成断路。这样将金属布线的两端引出到片外进行探针通断测试，就可以验证倒装焊点阵的整体连通性。然而，由于探针可探测的引脚只能分布在芯片四周，数量有限，这种方法只能对倒装焊点阵的整体连通性进行评估，并且无法实现对故障的精确定位。即使通过区域分割的方法，缩小对焊点点阵的测试范围，提高评估精度，在大规模点阵中也很难做到对每个焊点的连通性都进行精确评估。
技术实现思路
本专利技术的目的是提供一种倒装焊工艺良率和寄生参数定量评估装置及方法，以实现对焊点的连通性精确检测。为实现上述目的，本专利技术提供了如下方案：一种倒装焊工艺良率和寄生参数定量评估装置，所述装置包括：复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器；所述第三电容C3的一端与所述刻度输入总线连接，所述第三电容C3的另一端与所述第一电容C1的一端连接，所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接，所述第一电容C1的另一端接地；所述第二电容C2的一端与所述被测焊点连接，所述第二电容C2的另一端接地，所述第一晶体管MR与所述列总线连接，所述第一晶体管MR的集电极与所述电源连接；所述第二晶体管MF基极与所述第一晶体管MR的发射极连接，所述第二晶体管MF的集电极与所述电源连接，所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接，所述第三晶体管MS的发射极与所述列总线连接；所述第四晶体管ML的基极与所述电压发生器连接，所述第四晶体管ML的发射极接地，所述第四晶体管ML的集电极与所述列总线连接。可选的，所述第一电容C1为基准电容、第二电容C2为负载电容、第三电容C3为刻度电容。本专利技术另外提供一种倒装焊工艺良率和寄生参数定量评估方法，所述方法应用于一种倒装焊工艺良率和寄生参数定量评估装置，所述方法包括：对所述评估装置进行复位；通过所述复位总线接入电压脉冲，所述电压脉冲的幅度为V；获取A点电压，所述A点电压为第一电容C1一端与第二晶体管MF基极以及被测焊点连接的交叉点；若A点电压等于V*C3/(C1+C2+C3)时则表示焊点断开，若A点电压等于V*C3/(C1+C3)时，则表示焊点连通。可选的，所述方法在获取A点电压之后还包括：获取所述被测焊点的寄生电阻值；根据所述寄生电阻值评估焊点的连通性，当所述寄生电阻的阻值小于等于0.05Ω时，则表示被测焊点连通性高。可选的，所述获取所述被测焊点的寄生电阻值具体包括：Rp＝(C1+C2+C3)tr/[0.7π*C2(C1+C3)]，其中Rp为寄生电阻值，C1为第一电容C1的容量，C2为第二电容C2的容量，C3为第三电容C3的容量，tr为10％-90％幅度上升时间。可选的，所述脉冲幅度为2V或1V。根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：本专利技术中的上述装置和方法，通过设置复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器，可以实现对被测倒装焊焊点连通性以及寄生参数的精确定量测试。相比传统评估方法仅观察焊点外形，或者仅评估阵列整体连通性，其测试精度大大提高。对于以像素探测和成像为代表的低噪声阵列应用来说，由于输入端寄生电容将直接导致电路噪声增加，因此定量衡量倒装焊工艺引入的寄生参数，对于电路和工艺优化也有很大帮助。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例倒装焊工艺良率和寄生参数定量评估装置电路结构图；图2为本专利技术实施例负载电容电路原理图；图3为本专利技术实施例倒装焊工艺良率和寄生参数定量评估方法流程图；图4为本专利技术实施例倒装焊工艺评估阻容网络模型结构图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的目的是提供一种倒装焊工艺良率和寄生参数定量评估装置及方法，以实现对焊点的连通性精确检测。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。图1为本专利技术实施例倒装焊工艺良率和寄生参数定量评估装置电路结构图，如图1所示，所述装置包括：复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器；所述第一电容C1为基准电容、第二电容C2为负载电容、第三电容C3为刻度电容。所述第三电容C3的一端与所述刻度输入总线连接，所述第三电容C3的另一端与所述第一电容C1的一端连接，所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接，所述第一电容C1的另一端接地；所述第二电容C2的一端与所述被测焊点连接，所述第二电容C2的另一端接地，所述第一晶体管MR与所述列总线连接，所述第一晶体管MR的集电极与所述电源连接；所述第二晶体管MF基极与所述第一晶体管MR的发射极连接，所述第二晶体管MF的集电极与所述电源连接，所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接，所述第三晶体管MS的发射极与所述列总线连接；所述第四晶体管ML的基极与所述电压发生器连接，所述第四晶体管ML的发射极接地，所述第四晶体管ML的集电极与所述列总线连接。图2为本专利技术实施例负载电容电路原理图，如图2所示，图2给出了电容负载片的原理图，只需在电路底片单元相同的尺寸内实现对地电容，且倒装焊焊点的位置与电路底片精确对应，为了以相对简单的工艺完成电容负载片的制作，各个对地电容的底板可以连接到公共地网络上，这样仅需本文档来自技高网...

【技术保护点】
1.一种倒装焊工艺良率和寄生参数定量评估装置，其特征在于，所述装置包括：复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器；所述第三电容C3的一端与所述刻度输入总线连接，所述第三电容C3的另一端与所述第一电容C1的一端连接，所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接，所述第一电容C1的另一端接地；所述第二电容C2的一端与所述被测焊点连接，所述第二电容C2的另一端接地，所述第一晶体管MR与所述列总线连接，所述第一晶体管MR的集电极与所述电源连接；所述第二晶体管MF基极与所述第一晶体管MR的发射极连接，所述第二晶体管MF的集电极与所述电源连接，所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接，所述第三晶体管MS的发射极与所述列总线连接；所述第四晶体管ML的基极与所述电压发生器连接，所述第四晶体管ML的发射极接地，所述第四晶体管ML的集电极与所述列总线连接。

【技术特征摘要】
1.一种倒装焊工艺良率和寄生参数定量评估装置，其特征在于，所述装置包括：复位总线、刻度输入总线、第一电容C1、第二电容C2、第三电容C3、第一晶体管MR、第二晶体管MF、第三晶体管MS、第四晶体管ML、列总线、电源、电压发生器；所述第三电容C3的一端与所述刻度输入总线连接，所述第三电容C3的另一端与所述第一电容C1的一端连接，所述第三电容C3的另一端还与所述第一晶体管MR的发射极连接，所述第一电容C1的另一端接地；所述第二电容C2的一端与所述被测焊点连接，所述第二电容C2的另一端接地，所述第一晶体管MR与所述列总线连接，所述第一晶体管MR的集电极与所述电源连接；所述第二晶体管MF基极与所述第一晶体管MR的发射极连接，所述第二晶体管MF的集电极与所述电源连接，所述第二晶体管MF的发射极与所述第三晶体管MS的集电极连接，所述第三晶体管MS的发射极与所述列总线连接；所述第四晶体管ML的基极与所述电压发生器连接，所述第四晶体管ML的发射极接地，所述第四晶体管ML的集电极与所述列总线连接。2.根据权利要求1所述的一种倒装焊工艺良率和寄生参数定量评估装置，其特征在于，所述第一电容C1为基准电容、第二电容C2为负载电容、第三电容C3为刻度电容。3.一种倒...

【专利技术属性】
技术研发人员：魏微，张杰，宁哲，江晓山，刘鹏，朱科军，
申请(专利权)人：中国科学院高能物理研究所，
类型：发明
国别省市：北京,11