具有纳米结构能量存储装置的插入件制造方法及图纸

一种插入件装置，包括：插入件基底；多个导电通孔，其延伸穿过插入件基底；导体图案，其在插入件基底上；以及纳米结构能量存储装置。纳米结构能量存储装置包括：形成在插入件基底上的至少第一多个导电纳米结构；嵌入了第一多个导电纳米结构中的每个纳米结构的导电控制材料；连接至第一多个纳米结构中的每个纳米结构的第一电极；通过导电控制材料与第一多个纳米结构中的每个纳米结构分开的第二电极，其中，第一电极和第二电极被配置成允许纳米结构能量存储装置与集成电路电连接。

【技术实现步骤摘要】
【国外来华专利技术】具有纳米结构能量存储装置的插入件
本专利技术涉及插入件装置，插入件装置用于布置在电子装置与装置基底之间，以通过所述插入件装置使第一电子装置和装置基底互连。本专利技术还涉及制造这种插入件装置的方法。
技术介绍
电子装置需要电能来操作。在便携式电子装置中，通常提供电池，并且从电池汲取电能以向包括在电子装置中的集成电路供力。此外，不断提高系统级性能的许多驱动因素，包括但不限于在较高的数据传输速率的情况下的较小的形状因子、信号完整性、存储器带宽、功率和热管理能力等。最重要的是，现今的集成和便携式产品正不断努力以改进至少这些指标。硅通孔(ThroughSiliconVia)(TSV)技术的成熟为紧密地一起共存在小形状因子组件中的逻辑、模拟、传感器和存储器的同构和异构集成开辟了巨大的可能性。此外，TSV技术的突破和成熟使得将插入件封装技术提高到下一水平的可能性能够开发。在专利US8426961B2、US8928132B2、US8426961B2、US8263434B2中公开了包括TSV的插入件的一些良好示例。插入件技术的适应性在半导体工业中正在稳步增长。插入件技术带来了诸多好处，包括使得能够实现异构管芯封装、借助TSV的较短的互连线、集成无源器件(IPD)、垂直封装集成等。这种集成能够获得高密度I/O，从而使得不同类型的管芯(例如,逻辑管芯和存储管芯)可以彼此靠近地位于TSV插入件上。这种技术也称为2.5D封装技术。此外，硅管芯可以层层堆叠于彼此顶部上，这减少了所限定部件的物理区域。这种层层堆叠被称为3D封装技术。然而，这种稠密填充的管芯的集成可能需要付出代价。许多低功率的高速集成电路对由位于电路块中的晶体管的连续切换产生的电噪声极其敏感。该问题的已知解决方案是将电路与所谓的去耦电容器连接，以使功率波动引起的噪声最小化。去耦电容器基本上在本地存储电荷，然后电荷可以给出所需的能量以补偿晶体管切换阶段期间的任何突然波动或电压变化，并且从而使任何电压噪声最小化，使得电路可以继续平稳地工作，并且从而实现增强的性能。还已知随着电路频率的增加，电感的影响变得更加关键。因此，一个重要的改进是使这种去耦电容器尽可能接近目的电路，由此去耦电容器应该用于减少来自互连线的寄生电感。已经采用了许多方法来生产集成的去耦电容器，例如，利用部分的栅极介电层、利用电路的金属层之间的空间、利用多层不同材料堆叠的电容器结构等。然而，这些方法需要大占地(footprint)的有源硅区域、电介质泄漏、寄生电阻，或者受到由平行板面积或处理复杂性或成本所限定的每单位面积电容增加的基本限制的限制。在专利US7416954B2中公开了不同方法的良好示例。在专利US7518881B2中解释了在插入件上具有集成的基于硅的电容器的优点。这种集成能够降低可以连接至电容器集成插入件的集成(IC)电路装置上的电压噪声。本公开内容的主要进步是通过将电容器集成在IC将要连接的插入件的表面，使电容器更靠近IC。在US7488624B2中公开了这种方法的变型，其中，描述了如何在插入件中配置多个基于硅的集成电容器。在US8618651B1中公开了集成的电容器的又一个示例，其中，硅电容器形成在盲TSV通孔内。在US9236442B2中公开了基于硅沟槽的电容器的另一示例，其中，用高纵横比硅沟槽来制造电容器装置。在US9257383B2中公开了沟槽电容器制造方法的变型。因此，传统的基于硅的嵌入式高纵横比沟槽电容器技术已经成熟，可用于批量生产，并且可以在现今的智能手机封装中发现它。然而，考虑到小型化的趋势，基于硅的电容器技术的潜力受到使得每单位面积的电容器密度、不期望的寄生电阻、处理期间增加的硅基底中的膜应力、升级的制造复杂性和每项功能的经济成本合适的能力的限制。此外，对于许多集成电路，还希望在本地存储能量。然而，集成电路中的本地能量存储需要使用宝贵的空间和/或处理，这可能与标准的所谓的前端制造工艺不兼容，或者可能不是经济上有利的，或者两者兼有。因此，显然有可以进一步改进插入件组装技术的许多途径，并且所描述的本专利技术的公开内容旨在有助于使得具有减少的膜应力、增加的功能性的更智能、更好、更具成本效益的插入件能够用作组装平台。
技术实现思路
鉴于现有技术的上述和其他缺点，本专利技术的目的是在不必修改集成电路本身的情况下提供本地能量存储和/或去耦。根据本专利技术的第一方面，因此提供了一种插入件装置，其布置在集成电路与装置基底之间，以通过插入件装置将第一集成电路和装置基底互连，插入件包括：插入件基底，其具有电绝缘表面部分；多个导电通孔，其延伸穿过插入件基底；导体图案，其设置在插入件基底的电绝缘表面部分上，导体图案导电地连接至通孔，并限定用于与集成电路和装置基底中的至少一个连接的连接位置；以及纳米结构能量存储装置，该纳米结构能量存储装置包括：设置在插入件基底的电绝缘表面部分上的至少第一多个导电纳米结构、嵌入第一多个导电纳米结构中的每个纳米结构的导电控制材料、连接至第一多个纳米结构中的每个纳米结构的第一电极、以及通过导电控制材料与第一多个纳米结构中的每个纳米结构分开的第二电极，其中，第一电极和第二电极被配置成允许纳米结构能量存储装置与集成电路电连接。第一电极可以导电地连接至纳米结构，使得DC电流可以从第一电极流至纳米结构。插入件基底可以由绝缘材料或材料组合物制成。替选地，插入件基底可以包括导电或半导电基部和形成插入件基底的绝缘表面部分的绝缘涂层，其中，至少在绝缘表面部分处提供纳米结构。在实施方式中，绝缘表面部分可以是插入件基底的整个表面。例如，插入件基底的基底材料可以是Si/掺杂Si、GaAs、SiC或InP，并且例如，绝缘涂层可以是氧化物、氮化物或绝缘聚合物。在具有导电或半导电基底基部的实施方式中，绝缘介电层用于使不同的金属通孔和重新分配线或层彼此隔离(并且还可以与导电或半导电基部隔离)，以避免任何不希望的短路或漏电。在这种情况下，电介质层可以被有利地等离子CVD沉积或ALD沉积或旋涂在玻璃上，或者可以使用标准半导体处理方案中使用的标准氧化或氮化工艺通过氧化或氮化从基底生长出。在插入件基底完全由绝缘材料制成的实施方式中，适当的材料包括玻璃、各种聚酰亚胺、氧化铝和基于环氧树脂的材料，例如，SU-8。穿过插入件基底的导电通孔可以有利地设置有扩散阻挡层或介质阻挡层，以阻止金属扩散到插入件基底。导电控制材料应被理解为控制(例如，防止)第二电极与第一多个纳米结构中的纳米结构之间的电传导以允许能量存储的任何材料。本专利技术基于以下实现：可以使用包括纳米结构能量存储装置的插入件装置方便地提供本地能量存储以及/或者有效且紧凑的去耦。以这种方式，可以提供相当大的能量存储能力，而不需要昂贵且占用空间的外部部件。另外，可以向现有的集成电路提供本地能量存储能力。此外，插入件装置可以在比典型集成电路较高的温度下进行处理，从而允许更自由地配置纳米结构和/或更具成本效益的处理。在实施方式中，因此本专利技术考虑启用集成电容器插入件装置，其可以被定制成满足电容器和能量存储需求两者的能量存储装置。根据本专利技术的插入件装置的实施方式还被考虑为适合于定制对于给定电路需要或组装需求所需的电容能量密度。因此，本专利技术的实施方式实现了设计和几何轮廓的自由度、有成本本文档来自技高网...

【技术保护点】
1.一种插入件装置，其布置在集成电路与装置基底之间，以通过所述插入件装置使所述第一集成电路和所述装置基底互连，所述插入件装置包括：插入件基底，其具有电绝缘表面部分；多个导电通孔，其延伸穿过所述插入件基底；导体图案，其设置在所述插入件基底的电绝缘表面部分上，所述导体图案导电地连接至所述通孔并限定用于与所述集成电路和所述装置基底中的至少一个连接的连接位置，以及纳米结构能量存储装置，其包括：至少第一多个导电纳米结构，其设置在所述插入件基底的电绝缘表面部分上；导电控制材料，其嵌入有所述第一多个导电纳米结构中的每个纳米结构；第一电极，其连接至所述第一多个纳米结构中的每个纳米结构；以及第二电极，其通过所述导电控制材料与所述第一多个纳米结构中的每个纳米结构分开，其中，所述第一电极和所述第二电极被配置成允许所述纳米结构能量存储装置与所述集成电路电连接。

【技术特征摘要】
【国外来华专利技术】2016.02.29 SE 1650263-51.一种插入件装置，其布置在集成电路与装置基底之间，以通过所述插入件装置使所述第一集成电路和所述装置基底互连，所述插入件装置包括：插入件基底，其具有电绝缘表面部分；多个导电通孔，其延伸穿过所述插入件基底；导体图案，其设置在所述插入件基底的电绝缘表面部分上，所述导体图案导电地连接至所述通孔并限定用于与所述集成电路和所述装置基底中的至少一个连接的连接位置，以及纳米结构能量存储装置，其包括：至少第一多个导电纳米结构，其设置在所述插入件基底的电绝缘表面部分上；导电控制材料，其嵌入有所述第一多个导电纳米结构中的每个纳米结构；第一电极，其连接至所述第一多个纳米结构中的每个纳米结构；以及第二电极，其通过所述导电控制材料与所述第一多个纳米结构中的每个纳米结构分开，其中，所述第一电极和所述第二电极被配置成允许所述纳米结构能量存储装置与所述集成电路电连接。2.根据权利要求1所述的插入件装置，其中，所述第一电极和所述第二电极中的至少一个被包括在所述插入件基底上的导体图案中。3.根据权利要求1或2所述的插入件装置，其中，所述第一多个导电纳米结构中的所述导电纳米结构是在所述插入件基底的电绝缘表面部分上生长出的垂直纳米结构。4.根据权利要求3所述的插入件装置，还包括在所述插入件基底的电绝缘表面部分与所述第一多个导电纳米结构中的所述导电纳米结构之间的催化层。5.根据前述权利要求中任一项所述的插入件装置，其中，所述第一电极布置在所述插入件基底的电绝缘表面部分与所述第一多个导电纳米结构中的每个纳米结构之间。6.根据权利要求5所述的插入件装置，其中，从所述第一电极生长出所述第一多个导电纳米结构中的每个纳米结构。7.根据前述权利要求中任一项所述的插入件装置，其中，所述导电控制材料被布置成所述第一多个导电纳米结构中的每个纳米结构上的保形涂层。8.根据前述权利要求中任一项所述的插入件装置，其中，所述第二电极覆盖所述导电控制材料。9.根据前述权利要求中任一项所述的插入件装置，其中，所述纳米结构能量存储装置还包括嵌入在所述导电控制材料中的第二多个导电纳米结构。10.根据权利要求9所述的插入件装置，其中，所述第二多个导电纳米结构中的所述导电纳米结构是在所述插入件基底的电绝缘表面部分上生长出的垂直纳米结构。11.根据权利要求10所述的插入件装置，还包括在所述插入件基底的电绝缘表面部分与所述第二多个导电纳米结构中的所述导电纳米结构之间的催化层。12.根据权利要求10或11所述的插入件装置，其中，所述第二电极布置在所述插入件基底的电绝缘表面部分与所述第二多个导电纳米结构中的每个纳米结构之间。13.根据权利要求12所述的插入件装置，其中，从所述第二电极生长出所述第二多个导电纳米结构中的每个纳米结构。14.根据权利要求9至13中任一项所述的插入件装置，其中，所述导电控制材料被布置成所述第二多个导电纳米结构中的每个纳米结构上的保形涂层。15.根据权利要求9至11中任一项所述的插入件装置，其中，所述第一电极覆盖所述第一多个导电纳米结构，并且所述第二电极覆盖所述第二多个导电纳米结构。16.根据权利要求15所述的插入件装置，其中，所述第一电极电连接至所述第一多个纳米结构中的每个纳米结构的末端，并且所述第二电极电连接至所述第二多个纳米结构中的每...

【专利技术属性】
技术研发人员：M·沙菲克·卡比尔，安德斯·约翰逊，穆罕默德·阿明萨利姆，彼得·埃诺克松，文森特·德马里，里卡德·安德森，
申请(专利权)人：斯莫特克有限公司，
类型：发明
国别省市：瑞典,SE