固化性树脂组成物和扇出型的晶片级封装制造技术

技术编号:19247697 阅读:41 留言:0更新日期:2018-10-24 09:24
提供一种固化性树脂组合物,其在半导体晶片或半导体封装、尤其是扇出型的晶片级封装(FO‑WLP)的安装时的温度下和晶片传送等的室温下均能够抑制翘曲量;和一种扇出型的晶片级封装,其具备包含固化性树脂组合物的固化物的翘曲矫正层。一种固化性树脂组合物,其为能够通过至少两种以上的固化反应发生固化的固化性树脂组合物,该固化性树脂组合物包含体积因上述一种固化反应而收缩的固化性成分(A1)、和体积因另一种固化反应而收缩的固化性成分(B1)。

【技术实现步骤摘要】
【国外来华专利技术】固化性树脂组成物和扇出型的晶片级封装
本专利技术涉及固化性树脂组合物,更详细而言,涉及能够抑制半导体晶片或半导体封装的翘曲的固化性树脂组合物;尤其涉及设置于外部连接用电极的配置区域大于半导体的平面尺寸的扇出(Fan-out)型的晶片级封装的与再布线层相反侧的面上的翘曲矫正层形成用的固化性树脂组合物。
技术介绍
近年来,在半导体电路等领域中小型化的要求逐渐提高,为了应对该要求,半导体电路有时被安装为接近其芯片尺寸的封装(ChipSizePackage,芯片尺寸封装)。作为实现芯片尺寸封装的手段之一,提出了以晶片级接合并进行片断化的被称为晶片级封装(WaferLevelPackage,以下有时简称为WLP)的封装方法。WLP能有助于低成本化、小型化,因此受到关注。WLP以倒装方式安装在形成有电极的电路基板上。另外,伴随着半导体芯片的小型化、高集成化,半导体芯片的外部连接用的电极(端子、凸块)的数量具有增多的趋势,因此,半导体芯片的外部连接用的电极的间距具有减小的趋势。但是,将以微细间距形成有凸块的半导体芯片直接安装到电路基板上未必容易。对于上述课题,提出了以下方案:在半导体芯片的外周形成半导体用密封材料的区域,还在半导体用密封材料的区域设置有与电极连接的再布线层,增大凸块的间距。这种WLP由于使凸块的配置区域的尺寸大于半导体芯片的尺寸,因此被称为扇出型晶片级封装(以下,有时简称为FO-WLP)。在FO-WLP中,半导体芯片被半导体用密封材料埋入。半导体芯片的电路面露在外侧,形成半导体芯片与半导体用密封材料的边界。在埋入半导体芯片的半导体用密封材料的区域也设置与半导体芯片的电极连接的再布线层,凸块藉由再布线层而与半导体芯片的电极电连接。该凸块的间距可以设定成大于半导体芯片的电极的间距。另外,还考虑了不仅是半导体芯片、还将多个电子部件收纳于一个封装内,或者将多个半导体芯片埋入半导体用密封材料中而形成一个半导体部件。在这种封装中,多个电子部件被半导体用密封材料埋入。在埋入多个电子部件的半导体用密封材料设置与电子部件的电极连接的再布线层,凸块藉由再布线层而与电子部件的电极电连接。该情况下,也是凸块的配置区域的尺寸大于半导体芯片的尺寸,因此能够称为FO-WLP。在这种封装中,通常在支撑体上设置一定的间隔配置半导体芯片或电子部件,并利用半导体用密封材料埋入,使密封材料加热固化后,从支撑体剥离,制作模拟晶片。接着,从模拟晶片的半导体芯片电路面到扩张后的半导体用密封材料区域,形成再布线层。如此,能够使凸块的间距设定成大于半导体芯片的电极的间距。在再布线层的形成中,通常,将正型的感应性树脂涂布到模拟晶片的半导体芯片电路面并进行预烘,隔着光掩模等对欲开口的区域照射UV光线等活性光线,接着利用TMAH(四甲基氢氧化铵)等显影液进行显影,进行加热固化、氧等离子体处理等,进行金属电极的溅射,进而形成光致抗蚀剂层并将布线图案化,形成再布线层(例如,专利文献1等)。在WLP或FO-WLP中,若在半导体芯片电路面形成再布线层,主要由于布线间的感光性聚酰亚胺等绝缘膜的固化时的收缩,产生电路面(即,形成有绝缘膜的面)凹陷的翘曲变形。为了减小该翘曲量,提出了下述方案:在由晶片状的半导体形成的基板的一个面形成树脂层,按照该树脂层的整个区域以球面状鼓起的方式使其弯曲并保持后,使树脂层固化(例如,专利文献2)。现有技术文献专利文献专利文献1:日本特开2013-38270号公报专利文献2:日本特开2012-178422号公报
技术实现思路
专利技术所要解决的课题但是,如上所述,即使对仅在单面设有再布线层的WLP进行加热来抑制翘曲量,若加热到WLP的安装温度(例如260℃),再布线层也会膨胀,封装也会产生翘曲。其结果,存在封装内部的层间发生剥离、或安装时一部分端子难以连接的问题。另一方面,为了抑制WLP的安装时的封装的翘曲,若调整为在WLP的安装温度下翘曲量得到抑制,则在将封装冷却到室温时包含绝缘膜的再布线层会发生收缩,晶片产生翘曲。其结果,存在晶片传送变得困难、对晶片施加应力而因微小的碰撞破裂的风险升高的问题。因此,本专利技术的目的在于提供一种固化性树脂组合物,其在半导体晶片或半导体封装、尤其是扇出型的晶片级封装(FO-WLP)的安装时的温度下和晶片传送等的室温下均能调整翘曲量,减小晶片或封装的翘曲。另外,本专利技术的另一目的在于提供一种扇出型的晶片级封装,其具备包含固化性树脂组合物的固化物的翘曲矫正层。用于解决课题的手段为了解决上述课题,可以说希望不管在半导体封装安装时的温度下还是在晶片传送等的室温下均抑制翘曲量。另外,本专利技术人发现,通过在晶片的与形成有再布线层的面相反的面上形成翘曲矫正层,该翘曲矫正层具有对抗因再布线层的绝缘膜固化等而收缩的应力的收缩力,由此能够解决上述课题。进而,本专利技术人发现:由于半导体晶片、FO-WLP的模拟晶片具有各种厚度,包含绝缘膜的再布线层的厚度和图案也存在许多种,因此在与形成有包含绝缘膜的再布线层的面相反的面上设置能够对各翘曲量进行调整的通用性高的翘曲矫正层是有效的。另外发现:通过使用以下的固化性树脂组合物形成翘曲矫正层,能够在调整晶片或封装的翘曲量的同时减小晶片或封装的翘曲。本专利技术的固化性树脂组合物为能够通过至少两种以上的固化反应发生固化的固化性树脂组合物,其特征在于,该固化性树脂组合物包含体积因上述一种固化反应而收缩的固化性成分(A1)、和体积因另一种固化反应而收缩的固化性成分(B1)。本专利技术的方式中,上述一种固化反应可以为离子性的开环聚合反应或聚加成的聚合反应,上述另一种固化反应可以为自由基性的加聚反应。本专利技术的方式中,上述离子性的开环聚合反应或聚加成的聚合反应可以是利用加热的离子性的开环聚合反应或聚加成的聚合反应,上述自由基性加聚反应可以是光自由基性加聚反应。本专利技术的方式中,体积因上述离子性的开环聚合反应或聚加成的聚合反应而收缩的固化性成分(A1)发生固化时的体积收缩率A(%)可以处于0<A≤7的范围,并且,体积因上述自由基性加聚反应而收缩的固化性成分(B1)发生固化时的体积收缩率B(%)可以处于5≤B≤30的范围。本专利技术的方式中,上述体积收缩率A和体积收缩率B优选满足下式:A<B。本专利技术的方式中,上述固化性树脂组合物用于形成翘曲矫正层,该翘曲矫正层设置于FO-WLP的与设置有再布线层的面相反的面上。另外,本专利技术的另一方式的扇出型的晶片级封装具备:半导体芯片,其在一个面形成有电路;密封材料,其按照上述电路形成面的至少电路端子露出的方式对上述半导体芯片进行密封;再布线层,其设置于上述密封材料的电路形成面;和翘曲矫正层,其设置于上述密封材料的与设有上述再布线层的面相反侧的面上,该扇出型的晶片级封装的特征在于,上述翘曲矫正层包含上述的固化性树脂组合物的固化物。专利技术的效果根据本专利技术,尤其在FO-WLP中,在与设有再布线层的面相反的面上,利用包含体积因一种固化反应而收缩的固化性成分(A1)、和体积因另一种固化反应而收缩的固化性成分(B1)的固化性树脂组合物形成翘曲矫正层,由此不管在半导体封装安装时的温度下还是在晶片传送等的室温下均能抑制翘曲量,同时通过调整晶片或封装的翘曲量能够减小晶片或封装的翘曲。其结果,能够得到品质可靠性高本文档来自技高网
...

【技术保护点】
1.一种固化性树脂组合物,其为能够通过至少两种以上的固化反应发生固化的固化性树脂组合物,其特征在于,该固化性树脂组合物包含体积因所述一种固化反应而收缩的固化性成分(A1)、和体积因另一种固化反应而收缩的固化性成分(B1)而成。

【技术特征摘要】
【国外来华专利技术】2016.02.17 JP 2016-0280461.一种固化性树脂组合物,其为能够通过至少两种以上的固化反应发生固化的固化性树脂组合物,其特征在于,该固化性树脂组合物包含体积因所述一种固化反应而收缩的固化性成分(A1)、和体积因另一种固化反应而收缩的固化性成分(B1)而成。2.如权利要求1所述的固化性树脂组合物,其中,所述一种固化反应为离子性的开环聚合反应或聚加成的聚合反应,所述另一种固化反应为自由基性的加聚反应。3.如权利要求2所述的固化性树脂组合物,其中,所述离子性的开环聚合反应或聚加成的聚合反应是利用加热的离子性的开环聚合反应或聚加成的聚合反应,所述自由基性加聚反应是光自由基性加聚反应。4.如权利要求3所述的固化性树脂组合物,其中,体积因所述离子性的开环聚合反应或聚加成的聚合反应而收缩的固化性成分(A1)发生固...

【专利技术属性】
技术研发人员:舟越千弘佐藤和也伊藤信人
申请(专利权)人:太阳油墨制造株式会社
类型:发明
国别省市:日本,JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1