功率缩放连续时间Δ-Σ调制器制造技术

技术编号:19242426 阅读:28 留言:0更新日期:2018-10-24 05:12
本公开涉及功率缩放连续时间Δ‑Σ调制器。Δ‑Σ调制器电路包括:包括第一积分器级和模数转换器(ADC)电路的正向电路路径,其中所述正向电路路径的传递函数包括m的信号增益元素,其中m是正整数;到所述第一积分器级的输入路径,其中所述输入路径的传递函数包括1/m的信号增益元素;和反馈电路路径,可操作地耦合到ADC电路的输出和所述第一积分器级的op amp的反相输入,其中所述反馈电路路径至少包括第一数模转换器(DAC)电路,并且所述反馈电路路径的传递函数包括1/m的信号增益元素。

【技术实现步骤摘要】
功率缩放连续时间Δ-Σ调制器
技术介绍
电子系统可以包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量允许电子系统的处理器为系统执行信号处理功能。Δ-Σ调制器可以包括ADC,用于转换音频信号和精密工业测量应用中的信号。希望降低集成电路Δ-Σ调制器中的功耗,使得包括调制器的器件更加独立并且需要更少的维护。本专利技术人已经认识到需要提高Δ-Σ调制器的性能。
技术实现思路
本专利技术通常涉及Δ-Σ调制器电路,特别是减少Δ-Σ调制器电路中的电路功率。示例性Δ-Σ调制器电路包括:包括第一积分器级和模数转换器(ADC)电路的正向电路路径,其中所述正向电路路径的传递函数包括m的信号增益元素,其中m是正整数;到所述第一积分器级的输入路径,其中所述输入路径的传递函数包括1/m的信号增益元素;和反馈电路路径,可操作地耦合到ADC电路的输出和所述第一积分器级的opamp的反相输入,其中所述反馈电路路径至少包括第一数模转换器(DAC)电路,并且所述反馈电路路径的传递函数包括1/m的信号增益元素。本部分旨在提供本专利申请的主题的概述。它并不打算提供对本专利技术的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。附图说明在不一定按比例绘制的附图中,相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。举例来说,附图通常以举例的方式而非限制性地说明本文件中所讨论的各种实施例。图1是一阶Δ-Σ调制器的例子的框图。图2是Δ-Σ调制器电路的例子的部分框图。图3A和3B是Δ-Σ调制器电路的另一个例子的部分框图。图4是操作Δ-Σ调制器的示例的流程图。具体实施方式图1是一阶单比特Δ-Σ调节器的例子的框图。Δ-Σ调节器100以由采样时钟频率Kfs确定的速率将输入信号(Vin)转换为连续的零串行流。一位数模转换器(DAC)102由串行输出数据流驱动以产生反馈信号。使用求和元件104从输入信号中减去DAC102的输出。通常,求和元件104被实现为诸如积分器106的运算放大器的运算放大器(opamp)的求和点。积分器106对求和元件104的输出进行积分,并且将积分器106的输出施加到时钟锁存比较器108。对于输入信号为零,比较器输出包含大致相等数量的1和0。对于正输入电压,比较器输出包含多个零点。对于负输入电压,比较器输出包含比零更多的零。比较器输出的平均值是代表输入电压的多个周期。比较器输出被施加到数字滤波器和抽取器110,其平均每M个周期,其中M是大于1的正整数。抽取器将有效采样率减少到输出fs。图2是Δ-Σ调制器电路的一个例子的部分的框图。Δ-Σ调制器电路200包括正向电路路径和反馈路径。正向电路路径包括ADC电路208和回路滤波器电路206。在某些示例中,环路滤波器是连续时间滤波器电路。回路滤波器电路206包括一个或多个积分器级。积分器的数量是回路滤波器电路传递函数的阶数。图2的例子包括两个积分器级并且回路滤波器电路206是二阶滤波器。图1的例子是一阶滤波器。传递函数的实际系数由积分器电路的值决定。在图2中,第一积分器级包括第一运算放大器(op-amp)216、电阻器R1和电容器C1。输入信号在电阻器R1处接收。第二积分器包括第二运算放大器220、电阻器R2和电容器C2。两个积分器级的输出在回路滤波器电路206的输出端提供给求和节点224。ADC通道208可以包括锁存比较器电路以提供一位A/D转换。在一些例子中,ADC电路提供多位模数(A/D)转换。ADC通道208可以包括N位闪存ADC电路,其中N是大于1的整数。ADC电路208提供从模拟输入信号确定的数字信号并且有时被称为量化器。由于ADC电路208的量化噪声,回路滤波器电路206减少量化噪声。反馈电路路径从ADC电路208的输出延伸到第一运算放大器216的反相输入。反馈电路路径包括第一DAC电路202。DAC电路202执行ADC电路的反相功能,并将ADC电路输出端的数字代码转换为模拟电压或电流。D/A转换被提供给正向电路路径以关闭Δ-Σ调制器环路。标记为Z-1/2的两个电路块一起在反馈电路路径增加一个时钟延迟,其中每个Z-1/2块提供一个半时钟延迟。图2中的例子还包括在反馈电路路径中的第二DAC电路226。第二DAC电路226的输入端被连接到ADC电路208的输出端,第二DAC电路226的输出端连接到求和节点224。DAC电路向正向电路路径提供模拟电压或电流并且也可以提供反馈电路路径的传递函数的系数。图2的例子也显示了抖动信号输入。抖动信号用于减少Δ-Σ调节器中的闲置音调。闲置音调是在所述增量信号调制器的输出端的频谱的离散峰并且是噪声源。如此处所述,希望能够降低Δ-Σ调节器中的功耗。ADC电路和DAC电路以调制时钟频率(fm)运行。降低功耗的一种方法是降低调制频率以减少电路组件的切换,例如减少DAC电路以及ADC电路的电路组件的切换。功率的降低随着调制频率的下调而线性地缩放。图3A和图3B是图2的Δ-Σ调制器电路的框图。图3A是图2的Δ-Σ调制器电路的框图,其中添加了添加到反馈正向电路路径的假想的黑盒子330电路组件。黑盒子增加了m(m倍)的增益和1/m(除以m)的增益,m是某个数字。可以看出,黑盒不改变图2的电路的整体传递函数,因为黑盒子增加的净增益是1。在图3B中,图3A中黑盒的m倍部分应用到正向电路路径,“除以m”部分应用到反馈电路路径和可接收输入信号的输入路径。这使得前向路径和反馈电路路径之间的增益幅度有所不同,等于m除以1/m或m2。图3B中增益部分的分布不影响Δ-Σ调制器的整体环路传递函数,环路传递函数与在图3A的黑盒子330内包含“m倍”部分和“除以m”部分相同。增益的这种分配与调制时钟频率的缩减结合提供了降低功耗的优点。将调制时钟频率缩小m或(fm/m)直接降低功耗达m倍。部分节省功耗是通过DAC电路或电路的较慢切换实现的。此外,由于反馈电路路径中的增益为1/m,所以由ADC电路308的输出产生的数字码按1/m进行缩放。这意味着DAC产生一个缩小的电压或电流范围,这也可以降低功耗m。例如,如果m=2,则降低调制时钟的频率fm将Δ-Σ调制器的功耗降低2。如果DAC电路基于由ADC电路308产生的数字代码在反馈电路路径中产生电流I,在这个例子中电流被缩小到I/m或I/2。而且,由于所需的电流范围减小,DAC电路元件的数量减少。这可以导致功耗再降低2。因此,时钟频率降低和增益改变的组合使功耗减少了4。在一些例子中,DAC电路302包括数字代码表。从ADC电路收到的数字代码在表中交叉参考以产生模拟电流或电压。在一些例子中,数字代码表可以存储在DAC电路中的闪存电路中。由于所需电流或电压范围的缩小,表的尺寸可以减小。这可以进一步降低反馈电路路径所使用的功率。例如,使用m=2的示例,DAC电路转换所需的表的大小减少2,因为电流范围减少2。这可以将表所需的静态功耗减少2。同时,降低时钟频率将访问表的频率降低2。这种功耗的降低也适用于DAC电路326的操作。m=2的值仅仅是一个示例,其他值可以用于m,包括非整数值。在正向电路路径中,积分器级的值或电阻和电容可以根据调制时钟频率或RC=f(fm)确定。由于调制频率按m减小到fm/m,本文档来自技高网...

【技术保护点】
1.Δ‑Σ调制器电路,包括:包括第一积分器级和模数转换器(ADC)电路的正向电路路径,其中所述正向电路路径的传递函数包括m的信号增益元素,其中m是正整数;到所述第一积分器级的输入路径,其中所述输入路径的传递函数包括1/m的信号增益元素;和反馈电路路径,可操作地耦合到ADC电路的输出和所述第一积分器级的op amp的反相输入,其中所述反馈电路路径至少包括第一数模转换器(DAC)电路,并且所述反馈电路路径的传递函数包括1/m的信号增益元素。

【技术特征摘要】
2017.04.12 US 15/485,9191.Δ-Σ调制器电路,包括:包括第一积分器级和模数转换器(ADC)电路的正向电路路径,其中所述正向电路路径的传递函数包括m的信号增益元素,其中m是正整数;到所述第一积分器级的输入路径,其中所述输入路径的传递函数包括1/m的信号增益元素;和反馈电路路径,可操作地耦合到ADC电路的输出和所述第一积分器级的opamp的反相输入,其中所述反馈电路路径至少包括第一数模转换器(DAC)电路,并且所述反馈电路路径的传递函数包括1/m的信号增益元素。2.权利要求1所述的Δ-Σ调制器电路,包括第二积分器级,其中所述ADC电路和至少第一DAC电路以调制时钟频率(fm)操作,其中所述第一积分器级包括第一电阻器和第一电容器,并且所述第二积分器级包括第二电阻器和第二电容器,其中所述第一电阻器的电阻值和所述第一电容器的电容值中的一者或两者被确定为调制时钟频率(fm)的函数,并且所述第二电阻器的电阻值和所述第二电容器中的一者或两者被确定为m除以调制时钟频率(fm/m)的函数。3.权利要求1所述的Δ-Σ调制器电路,包括第二积分器级,其中所述第一积分器级包括第一电容器并且所述第二积分器级包括第二电容器,其中所述第二电容器的电容值是所述第一电容器的电容值的m倍。4.权利要求1所述的Δ-Σ调制器电路,其中所述ADC电路和所述DAC电路在所述反馈电路路径排除1/m的信号增益元素时,以比所述调制时钟频率慢m倍的调制时钟频率(fm)操作。5.权利要求1所述的Δ-Σ调制器电路,其中所述信号增益元素1/m在所述反馈电路路径中将电流缩放到1/m,其中I是在所述反馈电路路径排除1/m信号增益元素时的电流,并且其中至少第一DAC电路包括数字代码表以缩放所述反馈电路路径中的I/m电流。6.权利要求5所述的Δ-Σ调制器电路,其中所述数字代码表存储在闪存电路中。7.权利要求1所述的Δ-Σ调制器电路,包括第二积分器级和第二DAC电路,其中所述第二DAC电路包括连接到ADC电路的输出的DAC输入和DAC输出,其中所述DAC输出、所述第一积分器级的输出和所述第二积分器级的输出连接到所述滤波器电路的输出。8.权利要求7所述的Δ-Σ调制器电路,其中所述第一积分器级和第二积分器级被包括在连续时间滤波器电路中。9.权利要求7所述的Δ-Σ调制器电路,其中所述反馈电路路径在第二DAC电路的输入处延迟ADC电路的输出半个时钟周期的调制时钟信号,并在第一DAC电路的输入处延迟ADC电路的输出一个时钟周期的调制时钟信号。10.权利要求1所述的Δ-Σ调制器电路,其中所述ADC电路包括锁存比较器电路。11.权利要求1所述的Δ-Σ调制器电路,其中所述ADC电路包括N位FlashADC电路,其中N是大于1的整数。12.一种控制Δ-Σ调制器的操作的方法,所述方法包括:使用滤波器电路对在Δ-Σ调制器的输入处接收的输入信号进行滤波,其中所述滤波器电路将m的信号增益施加到输入信号,并且输入将1/m的信号增益施加到所述输入信号;使用模数转换器(ADC)将经滤波的输入信号转换为数字输出;使用反馈电路路径将ADC的输出反馈回到至少第一数模转换器(DAC),其中所述反馈回到包括将ADC的输出缩放1/m;和将至少一个DAC的输出施加到所述滤波...

【专利技术属性】
技术研发人员:A·古塔V·A·S·尼塔拉A·考尔
申请(专利权)人:亚德诺半导体集团
类型:发明
国别省市:百慕大群岛,BM

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1