一种肖特基二极管包括:第一导电类型的导电层;设置在导电层中的第二导电类型的阱区;设置在导电层中的第一隔离区,其中第一隔离区与阱区间隔开;设置在导电层中的第二导电类型的第一结区,其中第一结区与第一隔离区相邻并与阱区间隔开;设置在导电层中的第一导电类型的第二结区,其中第二结区与第一隔离区相邻;以及肖特基电极,其覆盖对应于阱区与第一结区之间的导电层的上表面的肖特基结表面。
【技术实现步骤摘要】
肖特基二极管和包括其的集成电路
本专利技术构思的示例性实施方式总体涉及半导体器件,并且更具体地,涉及肖特基二极管和包括肖特基二极管的集成电路。
技术介绍
肖特基二极管是包括位于半导体与金属之间的肖特基结的半导体器件。肖特基二极管可以表现出快速开关特性,因为它主要发射少数载流子并且几乎不存储限制开关速度的少数载流子。处于导通状态的肖特基二极管的电压降特性可以低于P-N二极管的电压降特性。因此,肖特基二极管可以广泛用于通信和便携式装置领域。通过将肖特基二极管设计为具有增加的正向电流可以提高性能。然而,增加正向电流也增加肖特基二极管的反向电流或泄漏电流。
技术实现思路
本专利技术构思的至少一个示例性实施方式提供具有提高的正向特性而不使反向特性劣化的肖特基二极管。本专利技术构思的至少一个示例性实施方式提供包括肖特基二极管的集成电路,该肖特基二极管具有提高的正向特性而不使反向特性劣化。根据本专利技术构思的一示例性实施方式,一种肖特基二极管包括:第一导电类型的导电层;设置在导电层中的第二导电类型的第一阱区;设置在导电层中的第一隔离区,第一隔离区与第一阱区间隔开;设置在导电层中的第二导电类型的第一结区,第一结区与第一隔离区相邻并与第一阱区间隔开;设置在导电层中的第一导电类型的第二结区,第二结区与第一隔离区相邻;以及肖特基电极,其覆盖对应于第一阱区与第一结区之间的导电层的上表面的肖特基结表面。根据本专利技术构思的示例性实施方式,一种肖特基二极管包括:N型的导电层;设置在导电层中的P型的阱区;P型的第一结区,其在导电层中具有环形状并围绕阱区,环形第一结区与阱区间隔开;隔离区,其在导电层中具有环形状并围绕环形第一结区,环形隔离区与环形第一结区相邻;N型的第二结区,其在导电层中具有环形状并围绕隔离区,其中环形第二结区与环形隔离区相邻;以及肖特基电极,其覆盖对应于第一阱区与环形第一结区之间的导电层的上表面的肖特基结表面。根据本专利技术构思的示例性实施方式,一种集成电路包括布置在二维平面中的多个肖特基二极管,肖特基二极管的每个包括:第一导电类型的导电层;设置在导电层中的第二导电类型的阱区;设置在导电层中的隔离区,隔离区与阱区间隔开;设置在导电层中的第二导电类型的第一结区,第一结区与隔离区相邻并与阱区间隔开;形成在导电层中的第一导电类型的第二结区,第二结区与隔离区相邻;肖特基电极,其覆盖对应于第一阱区与第一结区之间的导电层的上表面的肖特基结表面;以及欧姆电极,其覆盖对应于第二结区的上表面的欧姆结表面。根据本专利技术构思的示例性实施方式,一种肖特基二极管包括:第一导电类型的导电层;设置在导电层中的第二导电类型的阱区;设置在导电层中的第一隔离区,其中第一隔离区与阱区间隔开;第二导电类型的第一结区,其被设置在导电层中与第一隔离区的第一侧相邻;第一导电类型的第二结区,其被设置在导电层中、与第一隔离区的和第一侧相反的第二侧相邻;肖特基电极,其被设置在第一结区的一部分上并设置在阱区的整个上表面上以形成肖特基二极管的阳极;欧姆电极,其被设置在第二结区上以形成肖特基二极管的阴极。根据本专利技术构思的至少一个实施方式的肖特基二极管由于在垂直方向和水平方向上的缩短的电流路径可以具有提高的正向特性,从而减小电阻并增加每单位面积的正向电流。根据本专利技术构思的至少一个实施方式的肖特基二极管可以通过采用用于在施加反向偏置电压时扩大耗尽区的结构具有提高的正向特性而不使反向特性劣化。根据本专利技术构思的至少一个实施方式的肖特基二极管可以具有减小的正向电流的分布,因为其不包括在肖特基结的一侧处的阱区,这可以减小影响肖特基二极管的DC特性的参数。附图说明从以下结合附图的详细描述,本专利技术构思的示例实施方式将被更清楚地理解。图1是根据本专利技术构思的一示例性实施方式的肖特基二极管的截面图。图2和图3是示出取决于导电类型的肖特基二极管的示例性实施方式的图。图4是根据本专利技术构思的示例性实施方式的肖特基二极管的平面图。图5是沿图4中的线A-A'截取的截面图。图6是示出根据本专利技术构思的示例性实施方式的肖特基二极管的电流路径的图。图7是示出与图6的肖特基二极管相比的肖特基二极管的电流路径的图。图8是示出根据本专利技术构思的一示例性实施方式的肖特基二极管的正向特性的图。图9是示出根据本专利技术构思的一示例性实施方式的肖特基二极管的反向特性的图。图10是示出根据本专利技术构思的一示例性实施方式的肖特基二极管的分布特性的图。图11是根据本专利技术构思的一示例性实施方式的肖特基二极管的平面图。图12是沿图11中的线B-B'截取的截面图。图13是根据本专利技术构思的一示例性实施方式的肖特基二极管的平面图。图14是沿图13的线C-C'截取的截面图。图15和图16是示出根据本专利技术构思的一示例性实施方式的集成电路的图。图17是根据本专利技术构思的一示例性实施方式的肖特基二极管的平面图。图18是沿图17的线D-D'截取的截面图。图19、图20和图21是示出根据本专利技术构思的一示例性实施方式的集成电路的图。图22是示出根据本专利技术构思的一示例性实施方式的集成电路的图。图23和图24是包括在图22的集成电路中的肖特基二极管的示例性实施方式的截面图。图25是示出根据本专利技术构思的一示例性实施方式的半导体系统的框图。图26是示出图25的半导体系统中包括的整流器的一示例的电路图。图27、图28、图29和图30是示出根据本专利技术构思的示例性实施方式的肖特基二极管的制造工艺的图。图31是示出根据本专利技术构思的一示例性实施方式的移动设备的图。具体实施方式在下文中将参照附图更充分地描述本专利技术,在附图中示出了本专利技术的示例性实施方式。在附图中,相同的标号始终表示相同的元件。图1是根据本专利技术构思的一示例性实施方式的肖特基二极管的截面图。参照图1,肖特基二极管100包括形成在半导体衬底SUB10上的导电层CLY20、阱区30、隔离区41和42、形成在导电层20中的结区50、60和70、以及电极80和90。在一实施方式中,隔离区41和42不导电并用作绝缘体。在一实施方式中,第一隔离区41与阱区30间隔开。在一实施方式中,第二隔离区42在与第一隔离区41相反的方向上与第二结区50相邻。在一示例性实施方式中,第二隔离区42被省略。在一实施方式中,第一隔离区41和第二隔离区42具有相同的形状和/或厚度。在一实施方式中,阱区30比隔离区41和42更厚。在一实施方式中,第一结区60在朝向阱区30的方向上与第一隔离区41相邻。在一实施方式中,第一结区60与阱区30间隔开。在一实施方式中,第二结区50在与第一结区60相反的方向上与第一隔离区41相邻。第一隔离区41可以与第二结区50的第一侧相邻,并且第二隔离区42可以与第二结区50的与第一侧相反的第二侧相邻。第三结区70可以形成在阱区30中。在一实施方式中,第三结区70具有比阱区30更高的杂质浓度。在一实施方式中,第三结区71具有与第一结区60和第二结区50相同的厚度。在一示例性实施方式中,第三结区70被省略。在一实施方式中,肖特基电极80被形成为覆盖对应于阱区30与第一结区60之间的导电层20的上表面的肖特基结表面。例如,肖特基电极80可以覆盖第一结区60、阱区30和第三结区70的上表面。在一实施方式中,欧姆电极90覆盖对应于第二结区50的上表面的欧本文档来自技高网...
【技术保护点】
1.一种肖特基二极管,包括:第一导电类型的导电层;设置在所述导电层中的第二导电类型的第一阱区;设置在所述导电层中的第一隔离区,其中所述第一隔离区与所述第一阱区间隔开;设置在所述导电层中的所述第二导电类型的第一结区,其中所述第一结区与所述第一隔离区相邻并与所述第一阱区间隔开;设置在所述导电层中的所述第一导电类型的第二结区,其中所述第二结区与所述第一隔离区相邻;以及肖特基电极,其覆盖对应于所述第一阱区与所述第一结区之间的所述导电层的上表面的肖特基结表面。
【技术特征摘要】
2017.04.11 KR 10-2017-00466671.一种肖特基二极管,包括:第一导电类型的导电层;设置在所述导电层中的第二导电类型的第一阱区;设置在所述导电层中的第一隔离区,其中所述第一隔离区与所述第一阱区间隔开;设置在所述导电层中的所述第二导电类型的第一结区,其中所述第一结区与所述第一隔离区相邻并与所述第一阱区间隔开;设置在所述导电层中的所述第一导电类型的第二结区,其中所述第二结区与所述第一隔离区相邻;以及肖特基电极,其覆盖对应于所述第一阱区与所述第一结区之间的所述导电层的上表面的肖特基结表面。2.根据权利要求1所述的肖特基二极管,还包括:设置在所述第一阱区中的所述第二导电类型的第三结区,所述第三结区具有比所述第一阱区更高的杂质浓度。3.根据权利要求1所述的肖特基二极管,其中所述肖特基电极完全覆盖所述第一阱区和所述第一结区。4.根据权利要求1所述的肖特基二极管,其中所述肖特基电极覆盖所述第一结区的一部分并与所述第一隔离区间隔开。5.根据权利要求1所述的肖特基二极管,还包括:设置在所述第二结区下方的所述第一导电类型的第二阱区,所述第二阱区具有比所述导电层高且比所述第二结区低的杂质浓度并且比所述第一隔离区更深。6.根据权利要求1所述的肖特基二极管,还包括:设置在所述导电层中的第二隔离区,其中所述第二隔离区与所述第二结区相邻。7.根据权利要求6所述的肖特基二极管,其中所述第一阱区形成在所述肖特基二极管和所述第一结区的中央部分处,其中所述第一隔离区具有围绕所述第一阱区的环形状并且所述第二隔离区具有围绕所述第一隔离区和所述第一阱区的环形状。8.根据权利要求7所述的肖特基二极管,其中所述第一结区具有围绕所述第一阱区的环形状,其中所述肖特基结表面在所述第一阱区与环形的所述第一结区之间具有环形状。9.根据权利要求8所述的肖特基二极管,其中所述肖特基电极具有凸多边形形状以覆盖所述第一阱区、环形的所述肖特基结表面和环形的所述第一结区。10.根据权利要求7所述的肖特基二极管,其中所述第二结区在环形的所述第一隔离区与环形的所述第二隔离区之间具有环形状。11.根据权利要求10所述的肖特基二极管,还包括:所述第二导电类型的第三结区,其具有环形状以围绕环形的所述第二隔离区。12.根据权利要求1所述的肖特基二极管,其中所述第二结区设置在所述肖特基二极管和所述第一隔离区的中央部分处...
【专利技术属性】
技术研发人员:朴瑞仁,金容顿,禹先珠,曹大铉,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。