竖直堆叠存储器件制造技术

竖直堆叠存储器件包括掺杂半导体衬底，所述掺杂半导体衬底具有施加了源极电力的公共源极以及与公共源极间隔开的低带隙层，并且所述低带隙层包括低带隙材料。堆叠栅极结构具有沿第一方向交替地且竖直地堆叠在衬底上的栅电极和绝缘间层图案。沟道结构沿第一方向穿透堆叠栅极结构。沟道结构与低带隙层接触。电荷存储结构介于堆叠栅极结构和沟道结构之间。电荷存储结构配置为选择性地存储电荷，并且将存储的电荷提供给存储单元、堆叠栅极结构和沟道结构。

【技术实现步骤摘要】
竖直堆叠存储器件相关申请的交叉引用本申请要求于2017年4月5日向韩国知识产权局提交的韩国专利申请No.10-2017-0044279的优先权，该申请的公开通过全文引用合并于此。
本公开涉及一种存储器件，具体地涉及一种竖直堆叠存储器件。
技术介绍
NAND闪存器件通常通过编程操作在其中存储数据。可以通过擦除操作从闪存设备中移除所存储的数据。在平面型NAND闪存储器件中，数据擦除操作通常通过批量擦除操作来执行，在批量擦除操作中，向闪存单元的控制栅极施加负偏压，并且向闪存单元的沟道施加正偏压。然而，在平面型NAND存储器件的存储单元竖直堆叠的竖直NAND闪存器件中，通过块擦除操作或GIDL擦除操作来执行数据擦除，这取决于竖直NAND存储器件中的存储单元的堆叠结构。根据GIDL擦除操作，可以通过栅极感应漏极泄漏(GIDL)电流产生多个电子空穴，并且电子空穴可以由NAND存储器件的电荷俘获层中的电荷替代。由于通过背栅在单个串中设置了U形单元串，使得在BiCS(比特成本缩放)型竖直NAND存储器件中不执行批量擦除操作，因此通过GIDL擦除操作擦除BiCS型竖直NAND存储器件中的单元数据。相反，因为TCAT(太比特单元阵列晶体管)型竖直NAND存储器件具有可以连接到相同的沟道层的一对分开的沟道列和连接到相应的沟道列的一对单元串，因此通过GIDL擦除操作或块擦除操作擦除了TCAT型竖直NAND存储器件中的单元数据。近来，由于现代NAND存储器件往往是竖直NAND存储器，因此GIDL擦除操作而非批量擦除操作已被更广泛地用于擦除NAND存储器件中的数据。
技术实现思路
竖直堆叠存储器件包括掺杂半导体衬底，所述掺杂半导体衬底具有施加了源极电力的公共源极以及与公共源极间隔开的低带隙层，并且所述低带隙层包括低带隙材料。堆叠栅极结构具有沿第一方向交替地且竖直地堆叠在衬底上的栅电极和绝缘间层图案。沟道结构沿第一方向穿透堆叠栅极结构。沟道结构与低带隙层接触。电荷存储结构介于堆叠栅极结构和沟道结构之间，并且选择性地存储电荷。栅电极、与栅电极相对应的沟道结构以及电荷存储结构配置为在竖直堆叠存储器件的存储单元中。竖直堆叠存储器件包括具有配置为接收源极电力的公共源极在内的掺杂半导体衬底。堆叠栅极结构具有沿第一方向交替地且竖直地堆叠在衬底上的栅电极和绝缘间层图案。沟道结构沿第一方向穿透堆叠栅极结构，并且通过包括低带隙材料的低带隙通孔图案连接到衬底。电荷存储结构介于堆叠栅极结构和沟道结构之间，并且选择性地存储电荷。栅电极、电荷存储结构以及与栅电极相对应的沟道结构配置为在竖直堆叠存储器件的存储单元中。堆叠存储器件包括半导体衬底。多个存储单元竖直地堆叠在半导体衬底上。半导体衬底包括用于多个存储单元的公共源极。半导体衬底包括包含一个或多个低带隙材料的低带隙层。堆叠栅极结构设置用于多个存储单元。沟道结构设置用于多个存储单元。电荷存储结构配置为存储电荷，并且将存储的电荷提供给多个存储单元。附图说明由于通过参考结合附图考虑时的以下详细描述使得本公开及其很多随附方面变得更好理解，因此可以获得对本本公开以及很多随附方面的更完整的理解，在附图中：图1是示出了根据本专利技术示例性实施例的竖直堆叠存储器件的透视图；图2是示出了图1所示的竖直堆叠存储器件的平面图；图3是沿图2的线I-I’截取的横截面图；图4是示出了衬底及其边界区域处的低带隙层的晶格结构的图；图5是示出了图1所示的竖直堆叠存储器件的电荷存储结构的放大图；图6是示出了根据本专利技术的示例性实施例的图1所示的竖直堆叠存储器件的第一变体的透视图；图7是沿着图6所示的竖直堆叠存储器件的位线截取的横截面图；图8是示出了根据本专利技术的示例性实施例的图1所示的竖直堆叠存储器件的第二变体的透视图；图9是沿着图8所示的竖直堆叠存储器件的位线截取的横截面图；图10是示出了图8所示的第二变体的存储器件的电荷存储结构的放大图；图11是示出了根据本专利技术的示例性实施例的图1所示的竖直堆叠存储器件的第三变体的透视图；图12是沿着图11所示的竖直堆叠存储器件的位线截取的横截面图。具体实施方式在描述附图中示出的本公开的示例性实施例时，为了清楚起见而采用了特定的术语。然而，本公开不旨在限于如此选择的特定术语，并且应当理解，每个特定元件包括以类似方式操作的所有技术等同物。在整个说明书和附图中，相同的附图标记可以指代相同的组件。图1是示出了根据本专利技术示例性实施例的竖直堆叠存储器件的透视图。图2是示出了图1所示的竖直堆叠存储器件的平面图。图3是沿图2的线I-I’截取的横截面图。在下文中，将与衬底实质上竖直的竖直方向定义为第一方向x，将与衬底实质上平行的一对交叉水平方向定义为第二方向y和第三方向z。第二方向和第三方向可以实质上彼此竖直。此外，本文中参考竖直NAND闪存器件来描述本专利技术构思。然而，本专利技术构思也可以应用于任何其它存储器件以及竖直NAND闪存器件，只要GIDL擦除操作可以用于擦除单元数据即可。参考图1至图3，根据本专利技术的示例性实施例，竖直堆叠存储器件1000可以包括半导体衬底100，半导体衬底100掺杂有掺杂剂，并且具有公共源极CS和与公共源极CS间隔开的低带隙层110。低带隙层110包括低带隙材料。竖直堆叠存储器件1000还包括：堆叠栅极结构200，具有沿第一方向x交替地且竖直地堆叠在衬底上的栅电极和绝缘层间图案；沟道结构300，沿第一方向x穿透堆叠栅极结构200并且与低带隙层110接触；以及电荷存储结构400，介于堆叠栅极结构200和沟道结构300之间。电荷存储结构400选择性地存储电荷，与堆叠栅极结构200和沟道结构300一起提供用于存储数据的存储单元C。分离沟槽ST可以沿第三方向z在衬底100上延伸，并且多个堆叠栅极结构200可以被分离沟槽ST沿着第二方向y分离。可以对公共源极CS施加源极电力，并且可以对沟道结构300施加漏极电力。位线结构500连接到沟道结构300。源极线结构可以通过分离沟槽ST连接到衬底100。衬底100可以包括具有预设极性类型的半导体衬底。例如，衬底100可以包括：具有单晶硅或多晶硅(Si)的硅衬底、硅锗(SiGe)衬底和绝缘体上硅(SOI)衬底，在SOI衬底中诸如硅锗(SiGe)衬底、基板上的绝缘层和诸如单晶硅层或多晶硅层的半导体层在所述绝缘层上。如在下文中详细描述的，根据低带隙层110的组成，衬底100可以具有各种组成和结构。公共源极CS和低带隙层110可以与衬底100一起提供。用于公共源极CS的具有预设极性类型的掺杂剂可以被掺杂在衬底100的表面部分处，并且公共源极CS可以设置在衬底100上。可以对公共源极CS施加源极电力。低带隙层110也可以按照低带隙层110可以沿第二方向y与公共源极CS间隔开的结构设置在衬底100上。在本专利技术的示例性实施例中，可以将具有极性类型的杂质或掺杂剂注入到衬底100中的可以通过分离沟槽ST暴露的的表面部分上，由此在分离沟槽ST的底部上形成公共源极CS。此后，分离沟槽ST可以填充有绝缘材料，并且由此绝缘线图案600可以沿第三方向z布置，并且相邻的堆叠栅极结构200可以通过分离沟槽ST中的绝缘线图案600而彼此电绝缘。公共源极CS可以形成为沿第三方向z延伸的线。一对相邻的本文档来自技高网...

【技术保护点】
1.一种竖直堆叠存储器件，包括：掺杂半导体衬底，所述掺杂半导体衬底具有施加了源极电力的公共源极以及与所述公共源极间隔开的低带隙层，并且所述低带隙层包括低带隙材料；堆叠栅极结构，具有沿第一方向交替地且竖直地堆叠在所述衬底上的栅电极和绝缘间层图案；沟道结构，沿所述第一方向穿透所述堆叠栅极结构，所述沟道结构与所述低带隙层接触；以及电荷存储结构，介于所述堆叠栅极结构与所述沟道结构之间，并且选择性地存储电荷作为存储器数据，所述栅电极以及与所述栅电极相对应的所述沟道结构成及所述电荷存储结构配置成所述竖直堆叠存储器件的存储单元。

【技术特征摘要】
2017.04.05 KR 10-2017-00442791.一种竖直堆叠存储器件，包括：掺杂半导体衬底，所述掺杂半导体衬底具有施加了源极电力的公共源极以及与所述公共源极间隔开的低带隙层，并且所述低带隙层包括低带隙材料；堆叠栅极结构，具有沿第一方向交替地且竖直地堆叠在所述衬底上的栅电极和绝缘间层图案；沟道结构，沿所述第一方向穿透所述堆叠栅极结构，所述沟道结构与所述低带隙层接触；以及电荷存储结构，介于所述堆叠栅极结构与所述沟道结构之间，并且选择性地存储电荷作为存储器数据，所述栅电极以及与所述栅电极相对应的所述沟道结构成及所述电荷存储结构配置成所述竖直堆叠存储器件的存储单元。2.根据权利要求1所述的竖直堆叠存储器件，其中所述低带隙层的所述低带隙材料由栅极感应漏极泄露(GIDL)电流激活，并且所述低带隙材料配置为：产生电子空穴，将所产生的电子空穴转移到所述存储单元，并且擦除所述存储单元中的所述电荷。3.根据权利要求2所述的竖直堆叠存储器件，其中所述低带隙层具有原子间距离大于所述衬底的原子间距离的晶格结构，使得通过在所述衬底和所述低带隙层之间的边界区域处的所述低带隙层的压应力来降低所述电子空穴的有效质量。4.根据权利要求1所述的竖直堆叠存储器件，其中所述衬底包括硅(Si)，并且所述低带隙层包括从由硅锗(SiGe)、砷化铟(InAs)、锑化镓(GaSb)及其组合组成的组中选择的至少一种材料。5.根据权利要求1所述的竖直堆叠存储器件，其中所述沟道结构包括半导体材料，并且包括穿过所述堆叠栅极结构延伸到所述低带隙层的圆筒形层和柱中的一个。6.根据权利要求5所述的竖直堆叠存储器件，还包括介于所述低带隙层与所述沟道结构之间的低电阻图案，所述低电阻图案配置为减小所述沟道结构与所述低带隙层之间的接触电阻。7.根据权利要求6所述的竖直堆叠存储器件，其中所述低电阻图案包括通过选择性外延生长(SEG)工艺形成的外延图案。8.根据权利要求6所述的竖直堆叠存储器件，其中所述低电阻图案包括所述低带隙材料。9.根据权利要求8所述的竖直堆叠存储器件，其中所述沟道结构包括所述低带隙材料。10.一种竖直堆叠存储器件，包括：掺杂半导体衬底，具有配置为接收源极电力的公共源极；堆叠栅极结构，具有沿第一方向交替地且竖直地堆叠在所述衬底上的栅电极和绝缘间层图案；沟...

【专利技术属性】
技术研发人员：李炅奂，裴敏敬，金柄宅，赵慧珍，金容锡，金泰勋，林濬熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR