存储器及其编程方法、擦除方法和读取方法、电子装置制造方法及图纸

技术编号:19241476 阅读:25 留言:0更新日期:2018-10-24 04:35
本发明专利技术提供一种存储器及其编程方法、擦除方法和读取方法、电子装置,所述存储器包括:半导体衬底;浮栅,设置在所述半导体衬底上;隧穿氧化层,设置在所述浮栅的侧壁上;第一选择栅和第二选择栅,并行设置在所述浮栅的两侧,第一选择栅与所述浮栅之间以及所述第二选择栅和所述浮栅之间通过所述隧穿氧化层隔离。本发明专利技术的存储器存储单元面积小,可自由选择数据写入和擦除速度,数据存储稳定,有效寿命长。

【技术实现步骤摘要】
存储器及其编程方法、擦除方法和读取方法、电子装置
本专利技术涉及半导体
,具体而言涉及一种存储器及其编程方法、擦除方法和读取方法、电子装置。
技术介绍
电可擦可编程只读存储器(ElectricallyErasableProgrammableRead-OnlyMemory,简称EEPROM),是一种掉电后数据不丢失的存储芯片,其可以在电脑上或专用设备上擦除已有信息,重新编程。EEPROM是非易失性存储器,其中的闪速EEPROM发展迅速。EEPROM比DRAM复杂,因此EEPROM的集成度很难提高。传统EEPROM数据写入擦除通过浮栅(Floatinggate)下方的隧穿氧化层(tunneloxide)窗口实现,由于该窗口面积有限,束缚了数据写入擦除的速度。传统闪存(Flash)ETOX(EPROMTunnelOxide)技术是运用浮栅中电荷直接通过隧穿氧化层发生隧穿原理来写入和擦除数据。由于浮栅与隧穿氧化层接触面积大,因而FlashETOX存储单元擦除写入数据的速度很快。但由于直接隧穿对隧穿氧化层的损伤较大,多次擦除写入后,浮栅存储的电荷易通过损伤处逐渐丢失,最终造成存储数据失效,同样EEPROM也具有类似的不足。因此,有必要提出一种新的存储器,以解决上述技术问题。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足,本专利技术一方面提供一种存储器,包括:半导体衬底;浮栅,设置在所述半导体衬底上;隧穿氧化层,设置在所述浮栅的侧壁上;第一选择栅和第二选择栅,并行设置在所述浮栅的两侧,所述第一选择栅与所述浮栅之间以及所述第二选择栅和所述浮栅之间通过所述隧穿氧化层隔离。进一步,所述第一选择栅面向所述侧壁的表面的面积小于或等于所述侧壁的面积。进一步,所述第二选择栅面向所述侧壁的表面的面积小于或等于所述侧壁的面积。进一步,所述第一选择栅由位于所述浮栅侧壁上的间隔设置的至少两个子选择栅构成,和/或,所述第二选择栅由位于所述浮栅侧壁上的间隔设置的至少两个子选择栅构成。进一步,还包括栅极介电层,所述栅极介电层设置在所述浮栅、所述第一选择栅、所述第二选择栅以及所述隧穿氧化层与所述半导体衬底的表面之间。进一步,编程操作从所述第一选择栅侧的所述隧穿氧化层进行,擦除操作从所述第二选择栅侧的所述隧穿氧化层进行。进一步,还包括:栅间介电层,设置在所述浮栅的表面上;控制栅,设置在所述栅间介电层的表面上。进一步,还包括:源极和漏极,分别设置在所述浮栅两侧的半导体衬底中,其中,所述源极和所述漏极均具有第一导电类型。进一步,在所述半导体衬底中还设置有第二导电类型的阱区,所述源极和所述漏极设置在所述阱区中。本专利技术再一方面提供一种前述的存储器的编程方法,包括:对所述第一选择栅和所述第二选择栅中的一个施加第一电压;对所述第一选择栅和所述第二选择栅中的另一个施加第二电压,其中,所述第一电压和所述第二电压之间存在电势差,电子从第一电压和第二电压中电势低的一端注入到所述浮栅中,以实现所述编程。进一步,所述第一电压的数值范围为6V~12V,所述第二电压的数值范围为2V~5V。进一步,将控制栅、漏极和源极均浮置。本专利技术再一方面提供一种前述的存储器的擦除方法,包括:对所述第一选择栅和所述第二选择栅中的一个施加第三电压;对所述第一选择栅和所述第二选择栅中的另一个施加第四电压,其中,所述第三电压和所述第四电压之间存在电势差,以将存储在所述浮栅中的电子从第三电压和第四电压中电势高的一端移出,实现所述擦除。进一步,所述第三电压高于所述第四电压,所述第三电压的数值范围为6V~12V,所述第四电压为0V或者负电压。进一步,所述控制栅、所述漏极和所述源极均浮置。本专利技术再一方面提供一种前述的存储器的读取方法,所述存储器包括设置在所述浮栅上的控制栅,以及分别设置在所述浮栅两侧的半导体衬底中的源极和漏极,所述读取方法包括:对所述控制栅施加开启电压,对所述源极施加0V或者负电压,对所述漏极施加第五电压,其中,所述开启电压和所述第五电压为正电压,并且所述第五电压低于所述开启电压,以实现所述读取。进一步,所述第一选择栅和所述第二选择栅均浮置。本专利技术另一方面还提供一种电子装置,所述电子装置包括前述的存储器。根据本专利技术的存储器,在浮栅的两侧并行设置第一选择栅和第二选择栅,并且浮栅和选择栅之间由设置在浮栅侧壁上的隧穿氧化层隔离,与传统EEPROM相比,有效缩小了存储单元面积,并且,可以根据需要调整并行的选择栅的窗口面积,自由选择数据写入和擦除速度;并且由于两侧选择栅地位等价,写入可以从一侧选择栅的隧穿氧化层进行,擦除可以从另一侧选择栅的隧穿氧化层进行,避免了对同一隧穿氧化层反复进行写入和擦除,减缓隧穿氧化层的受损伤的速率,从而提升存储器的有效寿命;因此,本专利技术的存储器存储单元面积小,可自由选择数据写入和擦除速度,数据存储稳定,有效寿命长。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1示出了现有的一个实施方式的EEPROM存储器的剖视图;图2示出了现有的一个实施方式的Flash单元结构的剖视图;图3A示出了本专利技术一个实施方式的存储器的俯视图;图3B示出了本专利技术一个实施方式的存储器的剖视图,其中,图3B为沿图3A中的AA’截面所获得的剖视图;图4A示出了本专利技术一个实施方式的存储器进行编程时的剖视图;图4B示出了本专利技术一个实施方式的存储器进行擦除时的剖视图;图5示出了本专利技术的一个实施方式的读取存储单元数据时的IV曲线图;图6示出了本专利技术一实施例中的电子装置的示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系本文档来自技高网...

【技术保护点】
1.一种存储器,其特征在于,包括:半导体衬底;浮栅,设置在所述半导体衬底上;隧穿氧化层,设置在所述浮栅的侧壁上;第一选择栅和第二选择栅,并行设置在所述浮栅的两侧,所述第一选择栅与所述浮栅之间以及所述第二选择栅和所述浮栅之间通过所述隧穿氧化层隔离。

【技术特征摘要】
1.一种存储器,其特征在于,包括:半导体衬底;浮栅,设置在所述半导体衬底上;隧穿氧化层,设置在所述浮栅的侧壁上;第一选择栅和第二选择栅,并行设置在所述浮栅的两侧,所述第一选择栅与所述浮栅之间以及所述第二选择栅和所述浮栅之间通过所述隧穿氧化层隔离。2.如权利要求1所述的存储器,其特征在于,所述第一选择栅面向所述侧壁的表面的面积小于或等于所述侧壁的面积。3.如权利要求1或2所述的存储器,其特征在于,所述第二选择栅面向所述侧壁的表面的面积小于或等于所述侧壁的面积。4.如权利要求1所述的存储器,其特征在于,所述第一选择栅由位于所述浮栅侧壁上的间隔设置的至少两个子选择栅构成,和/或,所述第二选择栅由位于所述浮栅侧壁上的间隔设置的至少两个子选择栅构成。5.如权利要求1所述的存储器,其特征在于,还包括栅极介电层,所述栅极介电层设置在所述浮栅、所述第一选择栅、所述第二选择栅以及所述隧穿氧化层与所述半导体衬底的表面之间。6.如权利要求1所述的存储器,其特征在于,编程操作从所述第一选择栅侧的所述隧穿氧化层进行,擦除操作从所述第二选择栅侧的所述隧穿氧化层进行。7.如权利要求1所述的存储器,其特征在于,还包括:栅间介电层,设置在所述浮栅的表面上;控制栅,设置在所述栅间介电层的表面上。8.如权利要求1所述的存储器,其特征在于,还包括:源极和漏极,分别设置在所述浮栅两侧的半导体衬底中,其中,所述源极和所述漏极均具有第一导电类型。9.如权利要求8所述的存储器,其特征在于,在所述半导体衬底中还设置有第二导电类型的阱区,所述源极和所述漏极设置在所述阱区中。10.一种如权利要求1至9之一所述的存储器的编程方法,其特征在于,包括:对所述第一选择栅和所述第二选择栅中的...

【专利技术属性】
技术研发人员:赵祥富简维廷
申请(专利权)人:中芯国际集成电路制造北京有限公司中芯国际集成电路制造上海有限公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1