高度隔离的集成电感器及其制作方法技术

本发明专利技术公开了一种电感器，其一实施例包含：一第一金属走线线圈，其为一开回路形态，且置于一第一金属层；一第二金属走线线圈，其为一开回路形态，且置于该第一金属层；以及一第三金属走线线圈，其为一闭回路形态，且置于一第二金属层。于上述实施例中，该第一金属走线线圈被适当地布局，以在一第一轴线方面是实质地对称；该第二金属走线线圈被适当地布局，以在一第二轴线方面是该第一金属走线线圈的一近似镜像；以及从一顶视观点而言，该第三金属走线线圈被适当地布局，以大略地围绕该第一金属走线线圈与该第二金属走线线圈二者的大部分。

【技术实现步骤摘要】
高度隔离的集成电感器及其制作方法
本专利技术大体而言涉及电感器。
技术介绍
电感器广泛地使用于各种应用中。近来的趋势之一是于一集成电路单芯片上包含多个电感器。在一集成电路单芯片上，多个电感器共存(co-existenceofmultipleinductors)所导致的一重大问题是：于所述多个电感器之间可能存在不需要的电磁耦合(undesiredmagneticcoupling)，其对于该集成电路的功能而言是有害的。为减轻所述多个电感器之间不需要的电磁耦合，所述多个电感器中任意二个电感器之间的物理分隔通常要够大，上述做法导致一总体电路面积的增加，进而导致该集成电路的成本上升。鉴于上述，本公开包含一种方法，该方法用来制作一电感器，该电感器本质上较不会遭受集成电路的同一芯片上的其它电感器的电磁耦合的影响。
技术实现思路
本专利技术公开了一种电感器，其一实施例包含：一第一金属走线线圈，其为一开回路形态，且置于一第一金属层；一第二金属走线线圈，其为一开回路形态，且置于该第一金属层；以及一第三金属走线线圈，其为一闭回路形态，且置于一第二金属层。于上述实施例中，该第一金属走线线圈被适当地布局，以在一第一轴线方面是至少相当地(atleastfairly)对称；该第二金属走线线圈被适当地布局，以在一第二轴线方面是该第一金属走线线圈的一近似镜像；以及从一顶视观点而言，该第三金属走线线圈被适当地布局，以围绕该第一金属走线线圈与该第二金属走线线圈二者的大部分。于一实施例中，该第一金属走线线圈包含一开口，该开口位于离该第二轴线最远的一边上。于一实施例中，该电感器是由一介电板所罩覆。于一实施例中，该介电板是置于一硅基板上。于一实施例中，有另一电感器形成于该硅基板上。本专利技术还公开一种方法，其一实施例包含下列步骤：导入一第一金属走线线圈，该第一金属走线线圈为一开回路形态，且形成于一第一金属层，该第一金属走线线圈被适当地布局，以在一第一轴线方面是相当地对称；导入一第二金属走线线圈，该第二金属走线线圈为一开回路形态，且形成于该第一金属层，该第二金属走线线圈被适当地布局，以在一第二轴线方面是该第一金属走线线圈的一近似镜像；以及导入一第三金属走线线圈，该第三金属走线线圈为一闭回路形态，且形成于一第二金属层，从一顶视观点而言，该第三金属走线线圈被适当地布局，以围绕该第一金属走线线圈与该第二金属走线线圈二者的大部分。于一实施例中，该第一金属走线线圈包含一开口，该开口位于离该第二轴线最远的一边上。于一实施例中，该电感器是由一介电板所罩覆。于一实施例中，该介电板是置于一硅基板上。于一实施例中，有另一电感器形成于该硅基板上。有关本专利技术的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。附图说明图1依据本专利技术的一实施例显示一电感器的布局；以及图2依据本专利技术的一实施例显示一流程图。符号说明100电感器布局110剖面图(cross-sectionalview)111第一金属层112第二金属层113基板(substrate)114介电板(dielectricslab)L1、L2、L3第一线圈、第二线圈、第三线圈120第一金属层111的顶视图(topview,1stmetallayer111)firstaxis第一轴线secondaxis第二轴线openingofL1L1的开口openingofL2L2的开口I1、I2电流130第二金属层112的顶视图(topview,2ndmetallayer112)140二个金属层的顶视图(topview,bothmetallayers)200流程图210～230步骤具体实施方式本专利技术涉及电感器。本说明书叙述了本专利技术的多个实施例，以呈现实施本专利技术的优选方式，然而，本领域人士应当了解，本专利技术可通过多种方式来实作，而不受限于下述特定实施例或任一实施例所记载的技术特征，另外，现有技术的细节将不被显示或说明，以避免妨碍本专利技术的特点的呈现。本领域技术人员可以了解使用于本公开中关于微电子的用语与基本概念，例如“电压”、“电流”、“信号”、“差分信号”、“楞次定律(Lenzlaw)”、“电感器”、“自感(self-inductance)”、“互感(mutualinductance)”、“介电质”、“基板(substrate)”与“硅芯片”。依据本专利技术的一实施例，图1显示一电感器100的布局。电感器100是制作于一硅基板113上，并包含金属走线(metaltrace)的一第一线圈L1、一第二金属走线线圈L2、以及一第三金属走线线圈L3。为了说明简洁，以下说明中，第一(第二、第三)金属走线线圈L1(L2、L3)简称为L1(L2、L3)。如剖面图110所示，L1、L2是置于一第一金属层111中，而L3是置于一第二金属层112中。一个置于基板113之上的介电板(dielectricslab)114作为一基底(housing)以确保L1、L2与L3的设置。如第一金属层111的一顶视图120所示，L1被适当地布局，以在一第一轴线方面是实质地对称(besubstantiallysymmetricalwithrespecttoafirstaxis)；而L2被适当地布局，以在一第二轴线方面是L1的一镜像(mirrorimage)。L1与L2二者都是开回路(openloops)，且每一个都具有一窄开口(narrowopening)。对L1而言，该窄开口是在右手边上；对L2而言，该窄开口是在左手边上。如第二金属层112的一顶视图130所示，L3被适当地布局，以在该第一轴线与该第二轴线方面均是实质地对称。与L1、L2不同，L3是一闭回路(closedloop)，而没有开口。如上述二个金属层的一顶视图140所示，从该顶视观点(topviewperspective)而言，L3围绕L1与L2二者的大部分，虽然L3是置于一不同的金属层。现在请参阅第一金属层111的顶视图120。令以逆时针方向流经L1的一电流为I1，令以顺时针方向流经L2的一电流为I2，则I1与I2可表示如下：I1＝Ieven+Iodd(1)I2＝Ieven-Iodd(2)其中Ieven≡(I1+I2)/2(3)Iodd≡(I1-I2)/2(4)上列式子中，Ieven是一偶模(even-mode)电流模式信号(current-modesignal)，代表I1与I2中的一对称成分，而Iodd是一奇模(odd-mode)电流模式信号，代表I1与I2中的一反对称成分。现在请参阅第二金属层112的顶视图130。令以顺时针方向流经L3的一电流为I3。现在请参阅该二个金属层的顶视图140，并请一并参酌I1、I2、I3、Ieven与Iodd的前述定义。根据楞次定律(Lenzlaw)，基于L1与L3二者所共享的一共磁通量(acommonmagneticfluxsharedbybothL1andL3)，I1的增加会导致I3的增加。在另一方面，基于L2与L3二者所共享的一共磁通量，I2的增加会导致I3的减少。当I1与I2等量改变时，连带导致Ieven的改变(如式(3)所示)，而这不会导致I3变化，这是因为来自I1与I2分别作用于I3上的感应效果于此偶模状态下相抵消。相对地，当I1与I2按一相反的量而改变时(cha本文档来自技高网...

【技术保护点】
1.一种电感器，包含：一第一金属走线线圈，其为一开回路形态，且置于一第一金属层；一第二金属走线线圈，其为一开回路形态，且置于该第一金属层；以及一第三金属走线线圈，其为一闭回路形态，且置于一第二金属层，其中，该第一金属走线线圈被适当地布局，以在一第一轴线方面是实质地对称；该第二金属走线线圈被适当地布局，以在一第二轴线方面是该第一金属走线线圈的一近似镜像；以及从一顶视观点而言，该第三金属走线线圈被适当地布局，以大略地围绕该第一金属走线线圈与该第二金属走线线圈二者的大部分。

【技术特征摘要】
2017.04.07 US 15/481,6911.一种电感器，包含：一第一金属走线线圈，其为一开回路形态，且置于一第一金属层；一第二金属走线线圈，其为一开回路形态，且置于该第一金属层；以及一第三金属走线线圈，其为一闭回路形态，且置于一第二金属层，其中，该第一金属走线线圈被适当地布局，以在一第一轴线方面是实质地对称；该第二金属走线线圈被适当地布局，以在一第二轴线方面是该第一金属走线线圈的一近似镜像；以及从一顶视观点而言，该第三金属走线线圈被适当地布局，以大略地围绕该第一金属走线线圈与该第二金属走线线圈二者的大部分。2.如权利要求1所述的电感器，其中该第一金属走线线圈包含一开口，该开口位于离该第二轴线最远的一边上。3.如权利要求1所述的电感器，其中该电感器是由一介电板所罩覆。4.如权利要求3所述的电感器，其中该介电板是置于一硅基板上。5.如权利要求4所述的电感器，其中有另一电感器形成于该硅基板上。6...

【专利技术属性】
技术研发人员：梁宝文，林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71