半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构；在所述栅极结构两侧的基底内形成轻掺杂区，所述轻掺杂区内具有轻掺杂离子；在所述栅极结构两侧的基底内形成空隙丰富区，所述空隙丰富区内具有空隙，所述空隙丰富区与部分所述轻掺杂区有重叠；在部分所述轻掺杂区和部分基底内形成源漏区，所述源漏区内具有源漏离子，部分所述源漏区与所述空隙丰富区有重叠。所述空隙丰富区提高了晶体管的饱和驱动电流，且降低了漏电流，改善了半导体器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体器件沟道长度的缩小，为了获得所需的驱动电流并抑制短沟道效应，通常采用更好浓度掺杂的半导体衬底和源/漏极，从而在源/漏极的耗尽区域产生高电场。当高压输入/输出器件在饱和电流状态下运行时，反型层电荷在沟道表面横向电场的作用下被加速并与晶格发生碰撞电离，会产生大量热载流子(电子空穴对)。热电子和热空穴能够越过界面势垒向栅介质层发射，形成热载流子注入效应(Hot-CarrierInjection,HCI)。进入栅介质层的热载流子具有以下影响：阈值电压的上升、饱和驱动电流的下降以及载流子迁移率的下降；同时，热电子或热空穴还可以受结电场的作用而进入衬底，形成衬底漏电流，热载流子引起的上述结果会严重影响器件工作特性及可靠性。当前，业界为改善NMOS晶体管的热载流子注入效应问题，通常采用LDD(LightlyDopedDrain，浅掺杂漏注入)离子注入进行优化，利用减小LDD离子注入的剂量和增大LDD注入能量，改善半导体器件的性能。然而，LDD注入工艺用于改善半导体器件性能的能力有限，所述半导体器件的性能有待进一步提高。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极结构；在所述栅极结构两侧的基底内形成轻掺杂区，所述轻掺杂区内具有轻掺杂离子；在所述栅极结构两侧的基底内形成空隙丰富区，所述空隙丰富区内具有空隙，所述空隙丰富区与部分所述轻掺杂区有重叠；在部分轻掺杂区和部分基底内形成源漏区，所述源漏区内具有源漏离子，部分所述源漏区与所述空隙区有重叠。可选的，所述空隙丰富区的形成工艺包括：无掩膜离子注入工艺；所述无掩膜离子注入工艺的参数包括：注入离子包括硅离子，注入能量为10千电子伏～100千电子伏，注入离子浓度为1.0e13原子数/平方厘米～1.0e16原子数/平方厘米，注入角度为0度～45度。可选的，形成所述轻掺杂区之后，形成所述空隙丰富区。可选的，所述栅极结构包括：栅介质层以及位于栅介质层上的栅极层；形成所述轻掺杂区之前，还包括：在所述栅极结构的侧壁上形成偏移侧墙。可选的，形成轻掺杂区之后，形成空隙丰富区之前，还包括：在偏移侧墙的侧壁上形成主侧墙；所述主侧墙包括：位于偏移侧墙侧壁上的第一氧化层、位于第一氧化层上的氮化层以及位于所述氮化层上的第二氧化层。可选的，所述第一氧化层和第二氧化层的材料均包括：氧化硅；所述氮化层的材料包括：氮化硅；所述第一氧化层、氮化层和第二氧化层的形成工艺均包括：化学气相沉积工艺。可选的，所述化学气相沉积工艺的参数包括：温度为600摄氏度～800摄氏度，时间为2小时～10小时。可选的，形成所述空隙丰富区之后，形成所述源漏区。可选的，形成所述轻掺杂区之前，形成所述空隙丰富区。可选的，所述栅极结构包括：栅介质层以及位于栅介质层上的栅极层；形成所述空隙区之后，形成所述轻掺杂区之前，还包括：在所述栅极结构的侧壁上形成偏移侧墙。可选的，形成所述轻掺杂区之后，还包括：在偏移侧墙的侧壁上形成主侧墙；在所述栅极结构和主侧墙两侧的基底内形成源漏区。可选的，形成所述空隙丰富区之后，还包括：对所述空隙丰富区进行退火处理。可选的，所述退火处理的工艺参数包括：退火温度为900摄氏度～1150摄氏度，退火时间为5秒～20秒。可选的，所述基底包括：第一区和第二区；所述第一区用于形成NMOS晶体管；所述第二区用于形成PMOS晶体管。可选的，所述轻掺杂区包括：位于第一区栅极结构两侧基底内的第一轻掺杂区和位于第二区栅极结构两侧基底内的第二轻掺杂区；所述第一轻掺杂区具有第一轻掺杂离子，所述第一轻掺杂离子为N型离子，所述N型离子包括：磷离子、砷离子或者锑离子；所述第二轻掺杂区具有第二轻掺杂离子，所述第二轻掺杂离子为P型离子，所述P型离子包括：硼离子或者铟离子。可选的，所述第一轻掺杂区的形成步骤包括：在所述第二区的基底和栅极结构上形成第一掩膜层；以第一区栅极结构为掩膜，对第一区栅极结构两侧的基底进行第一离子注入工艺，在所述第一区栅极结构两侧的基底内形成第一轻掺杂区；在所述第一离子注入工艺之后，去除位于第二区基底和栅极结构上的第一掩膜层；所述第二轻掺杂区的形成步骤包括：在所述第一区基底和栅极结构上形成第二掩膜层；以所述第二掩膜层为掩膜，对所述第二区栅极结构两侧的基底进行第二离子注入工艺，在所述第二区栅极结构两侧的基底内形成第二轻掺杂区；所述第一掩膜层的材料包括：氮化硅；所述第二掩膜层的材料包括：氮化硅；所述空隙丰富区与所述轻掺杂区具有第一重叠区域；位于所述第一区的第一重叠区域的面积占第一区空隙丰富区的面积的比率为1/2～2/3；位于所述第二区的第一重叠区域的面积占第二区空隙丰富区的面积的比率为1/2～2/3。可选的，所述空隙区的深度小于第一轻掺杂区的深度和第二轻掺杂区的深度；所述第一轻掺杂区的深度为：0.05微米～0.2纳米；所述第二轻掺杂区的深度为：0.05纳米～0.2纳米；所述空隙丰富区的深度为：0.05纳米～0.1纳米；位于所述第一区的第一重叠区域被第一轻掺杂区包围；位于所述第二区的第一重叠区域被第二轻掺杂区包围。可选的，所述源漏区包括：位于部分所述第一轻掺杂区、部分第一区的空隙丰富区和基底内的第一抬高源漏区以及位于部分所述第二轻掺杂区、部分第二区的空隙丰富区和基底内的第二抬高源漏区；所述第一抬高源漏区具有第一源漏离子，所述第一源漏离子的导电类型与第一轻掺杂离子的导电类型相同；所述第二抬高源漏区具有第二源漏离子，所述第二源漏离子的导电类型与第二轻掺杂离子的导电类型相同。可选的，所述第一抬高源漏区的形成步骤包括：在所述第二区基底和栅极结构上形成第三掩膜层；形成所述第三掩膜层之后，在所述第一区栅极结构两侧的基底上分别形成第一抬高层；形成所述第一抬高层之后，以所述第三掩膜为掩膜，对所述第一抬高层、位于第一抬高层下方的部分所述第一轻掺杂区、部分所述第一区的空隙丰富区以及基底进行第一源漏离子注入工艺，在所述第一抬高层、位于第一抬高层下方的部分所述第一轻掺杂区、部分所述第一区的空隙丰富区以及基底内形成第一抬高源漏区；在所述第一源漏离子注入工艺之后，去除位于第二区基底和栅极结构上的第三掩膜层；所述第二抬高源漏区的形成步骤包括：在所述第一区基底和栅极结构上形成第四掩膜层；形成所述第四掩膜层之后，在所述第二区栅极结构两侧的基底上分别形成第二抬高层；形成所述第二抬高层之后，以所述第四掩膜层为掩膜，在所述第二抬高层、位于第二抬高层下方的部分所述第二轻掺杂区、空隙丰富区以及基底进行第二源漏离子注入工艺，在所述第二抬高层、位于第二抬高层下方的部分所述第二轻掺杂区、空隙丰富区以及基底内形成第二抬高源漏区；所述第三掩膜层的材料包括：氮化硅；所述第四掩膜层的材料包括：氮化硅；所述第一抬高层的厚度为：500埃～1000埃；所述第二抬高层的厚度为：500埃～1000埃；所述源漏区与空隙丰富区具有第二重叠区域；位于第一区的所述第二重叠区域的面积占第一区空隙丰富区的面积的比率为1/2～2/3；位于第二区的所述第二重叠本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构；在所述栅极结构两侧的基底内形成轻掺杂区，所述轻掺杂区内具有轻掺杂离子；在所述栅极结构两侧的基底内形成空隙丰富区，所述空隙丰富区内具有空隙，所述空隙丰富区与部分所述轻掺杂区重叠；在部分所述轻掺杂区和部分基底内形成源漏区，所述源漏区内具有源漏离子，部分所述源漏区与所述空隙丰富区重叠。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构；在所述栅极结构两侧的基底内形成轻掺杂区，所述轻掺杂区内具有轻掺杂离子；在所述栅极结构两侧的基底内形成空隙丰富区，所述空隙丰富区内具有空隙，所述空隙丰富区与部分所述轻掺杂区重叠；在部分所述轻掺杂区和部分基底内形成源漏区，所述源漏区内具有源漏离子，部分所述源漏区与所述空隙丰富区重叠。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述空隙丰富区的形成工艺包括：无掩膜离子注入工艺；所述无掩膜离子注入工艺的参数包括：注入离子包括硅离子，注入能量为10千电子伏～100千电子伏，注入离子浓度为1.0e13原子数/平方厘米～1.0e16原子数/平方厘米，注入角度为0度～45度。3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述轻掺杂区之后，形成所述空隙丰富区。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述栅极结构包括：栅介质层以及位于栅介质层上的栅极层；形成所述轻掺杂区之前，还包括：在所述栅极结构的侧壁上形成偏移侧墙。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成轻掺杂区之后，形成空隙丰富区之前，还包括：在偏移侧墙的侧壁上形成主侧墙；所述主侧墙包括：位于偏移侧墙侧壁上的第一氧化层、位于第一氧化层上的氮化层以及位于所述氮化层上的第二氧化层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一氧化层和第二氧化层的材料均包括：氧化硅；所述氮化层的材料包括：氮化硅；所述第一氧化膜、氮化膜和第二氧化膜的形成工艺均包括：化学气相沉积工艺。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的参数包括：温度为600摄氏度～800摄氏度，时间为2小时～10小时。8.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述空隙丰富区之后，形成所述源漏区。9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述轻掺杂区之前，形成所述空隙丰富区。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述栅极结构包括：栅介质层以及位于栅介质层上的栅极层；形成所述空隙区之后，形成所述轻掺杂区之前，还包括：在所述栅极结构的侧壁上形成偏移侧墙。11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述轻掺杂区之后，还包括：在偏移侧墙的侧壁上形成主侧墙；在所述栅极结构和主侧墙两侧的基底内形成源漏区。12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述空隙丰富区之后，还包括：对所述空隙丰富区进行退火处理。13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述退火处理的工艺参数包括：退火温度为900摄氏度～1150摄氏度，退火时间为5秒～20秒。14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括：第一区和第二区；所述第一区用于形成NMOS晶体管；所述第二区用于形成PMOS晶体管。15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述轻掺杂区包括：位于第一区栅极结构两侧基底内的第一轻掺杂区和位于第二区栅极结构两侧基底内的第二轻掺杂区；所述第一轻掺杂区具有第一轻掺杂离子，所述第一轻掺杂离子为N型离子，所述N型离子包括：磷离子、砷离子或者锑离子；所述第二轻掺杂区具有第二轻掺杂离子，所述第二轻掺杂离子为P型离子，所述P型离子包括：硼离子或者铟离子。16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述第一轻掺杂区的形成步骤包括：在所述第二区的基底和栅极结构上形成第一掩膜层；以第一掩膜层为掩膜，对第一区栅极结构两侧的基底进行第一离子注入工艺，在所述第一区栅极结构两侧的基底内形成第一轻掺杂区；在所述第一离子注入工艺之后，去除位...

【专利技术属性】
技术研发人员：魏琰，宋化龙，徐唯佳，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31