一种空隙型复合钝化介质的氮化镓晶体管及制作方法技术

本发明专利技术公开了一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术，复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；通过特定的蚀刻方法使得下介质层的窗口宽度大于上介质层，从而在与半导体相接触的单层或多层钝化层中引入空隙结构，使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。同时，通过控制空隙结构的宽度在实现表面漏电通道切断的同时，还可保持良好的钝化效果。

【技术实现步骤摘要】
一种空隙型复合钝化介质的氮化镓晶体管及制作方法
本专利技术涉及半导体
，尤其涉及一种空隙型复合钝化介质的氮化镓晶体管及制作方法。
技术介绍
氮化镓(GaN)作为第三代宽禁带半导体的代表，具有大的禁带宽度、高电子迁移率和击穿场强高等优点。由于多元材料比硅等一元材料更复杂，异质晶格生长失配、极化效应等使表面态问题成为从研究初期到现在一直未能系统性解决的难点，其产生原因包括N空位、有序晶格在表面的停止等因素。这些表面态一般位于禁带中比较深的位置，表现为深能级陷阱。在器件工作过程中这些深能级陷阱会将电子俘获在器件表面且不能很快的将电子进行释放。由于平行板电容效应，表面电子增加，相应的沟道中的电子会减少，导致器件沟道中的二维电子气密度降低，引起器件性能的退化。参考图1，目前对器件的表面态进行抑制通常采用PECVD(等离子增强化学气相沉积)沉积SiN(氮化硅)的方法进行处理，即将表面深能级陷阱态转变为浅能级陷阱态，从而减少电子释放的时间常数，使电子的捕获/释放跟得上器件的工作频率，从而实现器件的钝化效果。然而，在沉积氮化硅后引入的浅能级陷阱态成为器件表面漏电的通道，从而增加了器件的栅极(G)泄漏电流，如图2所示，这使器件面临可靠性失效的问题。
技术实现思路
本专利技术的目的在于克服现有技术存在的不足，提供一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术在保持良好钝化效果的同时减少器件表面的栅漏电。为了实现以上目的，本专利技术的技术方案为：一种空隙型复合钝化介质的氮化镓晶体管的制作方法包括以下步骤：1)提供外延层，所述外延层包括由下至上依次层叠的衬底、氮化镓层和势垒层；2)于势垒层表面沉积复合钝化介质层，所述复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；3)蚀刻复合钝化介质层形成窗口，其中下介质层的窗口宽度大于上介质层；4)于窗口内沉积金属，所述金属形成栅极且栅极侧壁与下介质层之间形成空隙。可选的，步骤3)中，选用对下介质层的蚀刻速率大于上介质层蚀刻速率的方法对所述下介质层和上介质层进行蚀刻，其中下介质层通过横向蚀刻作用形成所述空隙。可选的，所述下介质层和上介质层是元素含量不同的同种类介质。可选的，所述下介质层和上介质层是x不同的SiNx、AlOx、SiOx、GaOx、HfOx、TiOx、AlOxNy或SiOxNy。可选的，所述上介质层和下介质层是不同种类介质；所述步骤3)中，首先通过第一蚀刻方法蚀刻所述上介质层，然后通过第二蚀刻方法蚀刻所述下介质层。可选的，所述上介质层和下介质层之一为Al基介质，另一为Si基介质；所述Al基介质通过含有Cl的等离子体刻蚀或碱性溶液湿法刻蚀，所述Si基介质通过F基等离子体刻蚀。可选的，所述Al基介质是AlN、AlOx、AlOxNy中的一种或多种，所述Si基介质是SiNx、SiOx、SiOxNy中的一种或多种。可选的，通过控制蚀刻时间控制所述空隙的宽度。可选的，步骤1)中，还包括于所述势垒层上形成源极和漏极的步骤。可选的，步骤2)中，还包括通过光刻技术蚀刻所述复合钝化介质层形成窗口，并沉积金属于窗口之内形成源极和漏极的步骤。由上述方法制作的空隙型复合钝化介质的氮化镓晶体管，包括依次层叠的衬底、氮化镓层、势垒层，及设置于势垒层上的源极、漏极和栅极，其中栅极位于源极和漏极之间；还包括复合钝化介质层，所述复合钝化介质层覆盖裸露的势垒层表面；所述复合钝化介质层至少包括层叠的下介质层和上介质层，所述下介质层与所述栅极侧壁之间形成空隙，所述上介质层与所述栅极侧壁相接触。可选的，所述下介质层与所述势垒层表面相接触。本专利技术的有益效果为：1)通过空隙型复合钝化介质技术，在与半导体相接触的单层或多层钝化层中引入空隙结构使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。同时，通过控制空隙结构的宽度在实现表面漏电通道切断的同时，还可保持良好的钝化效果。2)使用具有不同蚀刻性质的复合钝化介质，可通过多种方法实现下层介质的空隙，工艺简单，原材料来源广泛，效果好，适于实际生产应用。附图说明图1为实施例1的工艺流程图，图中所示结构按序为各步骤得到的结构示意图；图2为实施例1的结构示意图；图3为实施例4的工艺流程图。具体实施方式以下结合附图和具体实施例对本专利技术做进一步解释。实施例1参考图1，本实施例的制作方法如下：1)提供外延层，所述外延层包括由下至上依次层叠的衬底1、氮化镓层2和势垒层3。衬底1可以为硅(Si)、碳化硅(SiC)、蓝宝石(Saphhire)，势垒层3为氮化铝镓。2)采用台面隔离或者离子注入平面隔离技术形成隔离区，通过常规方法形成与势垒层3欧姆接触的源极4和漏极5；3)清洗后于势垒层3表面通过PECVD沉积SiNx介质，首先采用Si含量较高的生长条件形成下介质层61，然后采用N含量较高的生长条件形成上介质层62，下介质层61和上介质层62组成复合钝化介质层6。即下介质层61和上介质层62均为SiNx介质，且上介质层62的x大于下介质层61。4)通过F基的等离子体蚀刻复合钝化介质层6形成窗口，下介质层61由于Si含量较高，刻蚀速率要高于N含量较高的上介质层62，因此在刻蚀过程中下介质层61会发生横向刻蚀现象，从而下介质层61的窗口宽度大于上介质层62，通过控制刻蚀时间的长短可控制下介质层61和上介质层62的宽度差。5)于窗口内沉积金属，所述金属可以是传统的Ni/Au金属叠层，也可以是可与(铝)镓氮形成肖特基接触的任意金属或金属叠层组合，所述金属形成栅极7，则栅极7侧壁与上介质层62相接触且与下介质层61之间形成空隙8。引入空隙结构使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。参考图2，通过上述方法制作的空隙型复合钝化介质的氮化镓晶体管，包括依次层叠的衬底1、氮化镓层2、势垒层3，及设置于势垒层上的源极4、漏极5和栅极7，其中栅极7位于源极4和漏极5之间，还包括复合钝化介质层6，所述复合钝化介质层6覆盖裸露的势垒层3表面；所述复合钝化介质层6包括层叠的下介质层61和上介质层62，所述下介质层61与所述栅极7侧壁之间形成空隙8，所述上介质层62与所述栅极7侧壁相接触。实施例2本实施例的制作方法如下：1)参考实施例1。2)清洗后于势垒层表面通过PECVD方法沉积SiOx介质形成下介质层，然后于下介质层上通过ALD方法沉积AlOx形成上介质层，下介质层和上介质层组成复合钝化介质层。3)采用含有Cl的等离子体刻蚀上介质层，然后采用F基等离子体蚀刻下介质层，从而在复合钝化介质层上形成窗口，且通过控制蚀刻时间控制下介质层的窗口宽度大于上介质层。Al基介质采用含有Cl的等离子体刻蚀具有比较快的刻蚀速度，用F基的等离子体基本刻蚀不动；相反，Si基介质采用F基等离子体具有较快的刻蚀速率，用Cl基等离子体基本刻蚀不动。4)参考实施例1，从而得到空隙型复合钝化介质的氮化镓晶体管，同样的，下介质层和栅极侧壁之间形成空隙。类似的Al基介质和Si基介质的组合可以通过上述蚀刻方法实现相同的效果，此外，也可变换Al基介质和Si基介质的上下位置关系，并相应变换蚀刻方法而得本文档来自技高网...

【技术保护点】
1.一种空隙型复合钝化介质的氮化镓晶体管的制作方法，其特征在于包括以下步骤：1)提供外延层，所述外延层包括由下至上依次层叠的衬底、氮化镓层和势垒层；2)于势垒层表面沉积复合钝化介质层，所述复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；3)蚀刻复合钝化介质层形成窗口，其中下介质层的窗口宽度大于上介质层；4)于窗口内沉积金属，所述金属形成栅极且栅极侧壁与下介质层之间形成空隙。

【技术特征摘要】
1.一种空隙型复合钝化介质的氮化镓晶体管的制作方法，其特征在于包括以下步骤：1)提供外延层，所述外延层包括由下至上依次层叠的衬底、氮化镓层和势垒层；2)于势垒层表面沉积复合钝化介质层，所述复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；3)蚀刻复合钝化介质层形成窗口，其中下介质层的窗口宽度大于上介质层；4)于窗口内沉积金属，所述金属形成栅极且栅极侧壁与下介质层之间形成空隙。2.根据权利要求1所述的制作方法，其特征在于：步骤3)中，选用对下介质层的蚀刻速率大于上介质层蚀刻速率的方法对所述下介质层和上介质层进行蚀刻，其中下介质层通过横向蚀刻作用形成所述空隙。3.根据权利要求2所述的制作方法，其特征在于：所述下介质层和上介质层是元素含量不同的同种类介质。4.根据权利要求3所述的制作方法，其特征在于：所述下介质层和上介质层是x不同的SiNx、AlOx、SiOx、GaOx、HfOx、TiOx、AlOxNy或SiOxNy。5.根据权利要求1所述的制作方法，其特征在于：所述上介质层和下介质层是不同种类介质；所述步骤3)中，首先通过第一蚀刻方法蚀刻所述上介质层，然后通过第二蚀刻方法蚀刻所述下介质层。6.根据权利要求5所述的制作方法，其特征在于：所述上介质层和下介质层之一为Al...

【专利技术属性】
技术研发人员：刘胜厚，周泽阳，许若华，蔡文必，
申请(专利权)人：厦门市三安集成电路有限公司，
类型：发明
国别省市：福建,35