存储器设备、存储器控制器及相关存储器系统技术方案

本发明专利技术提供一种存储器系统，其包括存储器控制器、第一存储器设备和第二存储器设备。存储器控制器发出第一时钟信号和第二时钟信号。第一存储器设备接收第一时钟信号和第二时钟信号。第二存储器设备接收第一时钟信号和第二时钟信号。若第一存储器设备的第一模式寄存器处于第一单端模式，且第二存储器设备的第二模式寄存器处于第二单端模式，则第一存储器设备根据第一时钟信号发送或接收数据信号，第二存储器设备根据第二时钟信号发送或接收数据信号。本发明专利技术还提供了一种存储器控制器及存储器设备。本发明专利技术的存储器设备根据其中的模式寄存器的状态，发送或接收数据信号，有效控制存储器设备的操作。

【技术实现步骤摘要】
存储器设备、存储器控制器及相关存储器系统优先权声明本申请主张在2017年04月05日提出的申请号为62/481,713的美国临时专利申请的权利，其主题以引用方式并入本文中。
本专利技术涉及存储器设备、存储器控制器和存储器系统，且更具体而言，涉及根据所选择的时钟信号进行操作的存储器设备、存储器控制器和存储器系统。
技术介绍
通常，存储器系统包括存储器控制器和存储器设备。存储器控制器与存储器设备连接。存储器控制器将数据写入到存储器设备，或者自存储器设备读取数据。例如，双数据速率DRAM(也简称为DDRDRAM)是通用存储器设备之一。图1示出了传统的存储器系统。如图1所示，存储器系统100包括存储器控制器110以及存储器设备120、130。此外，存储器控制器110的多个引脚与存储器设备120、130的相应引脚连接，以为了发送各种信号。例如，存储器设备120和存储器设备130均是双数据速率DRAM。如图1所示，存储器控制器110的信号包括两个时钟信号，即CK1与CK2，两个芯片选择信号，即CS0与CS1，(m+1)个命令信号，即CMD[m:0]，以及(n+1)个数据信号，即DQ[n:0]。芯片选择信号CS0被发送至存储器设备120。芯片选择信号CS1被发送至存储器设备130。时钟信号CK1、时钟信号CK2、命令信号CMD[m:0]以及数据信号DQ[n:0]均是共享信号。也就是说，存储器设备120和存储器设备130均接收时钟信号CK1、时钟信号CK2和命令信号CMD[m:0]，并且存储器设备120和存储器设备130均接收或者发送数据信号DQ[n:0]。另外，命令信号CMD[m:0]包括列地址(columnaddress)信号。在传统的存储器系统100中，时钟信号CK1和时钟信号CK2被形成为差分时钟信号对。也就是说，来自于存储器控制器110的时钟信号CK1与时钟信号CK2之间的相位差是180度。存储器控制器110根据差分时钟信号对发送芯片选择信号CS0、芯片选择信号CS1、命令信号CMD[m:0]以及数据信号DQ[n:0]。同样地，存储器设备120和存储器设备130根据差分时钟信号对接收或者发送数据信号DQ[n:0]。当芯片选择信号CS0由存储器控制器110激活时，根据差分时钟信号对，存储器设备130被禁能，且存储器设备120被使能。例如，在命令信号CMD[m:0]为写入命令的情况中，存储器设备120自存储器控制器110通过数据信号DQ[n:0]获得写入数据。此外，写入数据被存储到存储器设备120中。在命令信号CMD[m:0]为读取命令的情况中，存储器设备120生成读取数据。另外，读取数据通过数据信号DQ[n:0]被发送至存储器控制器110。当芯片选择信号CS1由存储器控制器110激活时，根据差分时钟信号对，存储器设备120被禁能，且存储器设备130被使能。存储器控制器110和存储器设备130的操作与上述相似，并在此不再赘述。如上所述，由传统的存储器系统100的存储器控制器110生成的时钟信号CK1和时钟信号CK2被形成为差分时钟信号对，并且存储器设备120和存储器设备130均根据差分时钟信号对进行操作。
技术实现思路
有鉴于此，本专利技术提供一种存储器系统、存储器设备及存储器控制器，以有效进行存储器设备的操作。本专利技术的一实施例提供一种存储器系统。存储器系统包括存储器控制器、第一存储器设备和第二存储器设备。存储器控制器发出第一时钟信号和第二时钟信号。存储器控制器选择性地发送或接收数据信号。第一存储器设备接收第一时钟信号和第二时钟信号。第一存储器设备选择性地发送或接收数据信号。第二存储器设备接收第一时钟信号和第二时钟信号。第二存储器设备选择性地发送或接收数据信号。若第一存储器设备的第一模式寄存器处于第一单端模式，且第二存储器设备的第二模式寄存器处于第二单端模式，则第一存储器设备根据第一时钟信号发送或接收数据信号，第二存储器设备根据第二时钟信号发送或接收数据信号。本专利技术的另一实施例提供一种存储器设备。存储器设备与存储器控制器连接。存储器设备包括模式寄存器。存储器设备自存储器控制器接收第一时钟信号和第二时钟信号。存储器设备发送或接收数据信号。若存储器设备的模式寄存器处于第一单端模式，则存储器设备根据第一时钟信号发送或接收数据信号。若存储器设备的模式寄存器处于第二单端模式，则存储器设备根据第二时钟信号发送或接收数据信号。本专利技术的又一实施例提供一种存储器控制器。存储器控制器与第一存储器设备和第二存储器设备连接。存储器控制器用于：发出第一时钟信号到第一存储器设备和第二存储器设备；发出第二时钟信号到第一存储器设备和第二存储器设备；以及根据第一存储器设备的第一模式寄存器，根据第一时钟信号将第一数据信号收发到第一存储器设备，并且根据第二存储器设备的第二模式寄存器，根据第二时钟信号将第二数据信号收发到第二存储器设备。存储器控制器发出第一时钟信号到第一存储器设备和第二存储器设备，发出第二时钟信号到第一存储器设备和第二存储器设备，以及发送或接收数据信号。若根据存储器控制器的设置，第一存储器设备的第一模式寄存器处于第一单端模式，且第二存储器设备的第二模式寄存器处于第二单端模式，则第一存储器设备根据第一时钟信号发送或接收数据信号，第二存储器设备根据第二时钟信号发送或接收数据信号。本专利技术的存储器设备根据其中的模式寄存器的状态，发送或接收数据信号，有效进行存储器设备的操作。在结合下面附图阅读本专利技术的实施例的如下具体描述之后，大量的主题、特征和有益效果将是明显的。然而，此处使用的附图是用于描述目的，不应被视为限定。附图说明在阅读下面的具体描述及附图之后，本专利技术的上述主题及有益效果将对本领域的普通技术人员而言变得更明显，其中：图1(现有技术)示意性示出了传统的存储器系统的结构；图2示意性示出了根据本专利技术第一实施例的存储器系统的结构；图3示意性示出了根据本专利技术第二实施例的存储器系统的结构；图4示意性示出了根据本专利技术第三实施例的存储器系统的结构；图5示出了由根据本专利技术第三实施例的存储器系统处理的相关信号的一示例性时序波形图；以及图6示出了由根据本专利技术第三实施例的存储器系统处理的相关信号的另一示例性时序波形图。具体实施方式图2示意性示出了根据本专利技术第一实施例的存储器系统的结构。如图2所示，存储器系统200包括存储器控制器210、存储器设备220和存储器设备230。另外，存储器控制器210的多个引脚与存储器设备220和存储器设备230的相应引脚连接，以便发送各种信号。例如，存储器设备220和存储器设备230均是双数据速率DRAM。如图2所示，存储器控制器210的信号包括两个时钟信号，即CKt与CKc；两个芯片选择信号，即CS0与CS1；(m+1)个命令信号，即CMD[m:0]；以及(n+1)个数据信号，即DQ[n:0]。芯片选择信号CS0被发送至存储器设备220。芯片选择信号CS1被发送至存储器设备230。时钟信号CKt、时钟信号CKc、命令信号CMD[m:0]以及数据信号DQ[n:0]均是共享信号。也就是说，存储器设备220和存储器设备230均接收时钟信号CKt、时钟信号CKc和命令信号CMD[m:0]，并且存储器设备220和存储器设备230均接收或本文档来自技高网...

【技术保护点】
1.一种存储器系统，其特征在于，包括：存储器控制器，用于发出第一时钟信号和第二时钟信号，其中所述存储器控制器选择性地发送或接收数据信号；第一存储器设备，用于接收所述第一时钟信号和所述第二时钟信号，其中所述第一存储器设备选择性地发送或接收所述数据信号；以及第二存储器设备，用于接收所述第一时钟信号和所述第二时钟信号，其中所述第二存储器设备选择性地发送或接收所述数据信号；其中，若所述第一存储器设备的第一模式寄存器处于第一单端模式，且所述第二存储器设备的第二模式寄存器处于第二单端模式，则所述第一存储器设备根据所述第一时钟信号发送或接收所述数据信号，所述第二存储器设备根据所述第二时钟信号发送或接收所述数据信号。

【技术特征摘要】
2017.04.05 US 62/481,713;2018.03.26 US 15/935,2001.一种存储器系统，其特征在于，包括：存储器控制器，用于发出第一时钟信号和第二时钟信号，其中所述存储器控制器选择性地发送或接收数据信号；第一存储器设备，用于接收所述第一时钟信号和所述第二时钟信号，其中所述第一存储器设备选择性地发送或接收所述数据信号；以及第二存储器设备，用于接收所述第一时钟信号和所述第二时钟信号，其中所述第二存储器设备选择性地发送或接收所述数据信号；其中，若所述第一存储器设备的第一模式寄存器处于第一单端模式，且所述第二存储器设备的第二模式寄存器处于第二单端模式，则所述第一存储器设备根据所述第一时钟信号发送或接收所述数据信号，所述第二存储器设备根据所述第二时钟信号发送或接收所述数据信号。2.如权利要求1中所述的存储器系统，其特征在于，若所述第一模式寄存器和所述第二模式寄存器均处于差分模式，则所述第一时钟信号和所述第二时钟信号被形成为差分时钟信号对，并且所述第一存储器设备和所述第二存储器设备根据所述差分时钟信号对发送或者接收所述数据信号。3.如权利要求1中所述的存储器系统，其特征在于，所述存储器控制器还发出第一芯片选择信号到所述第一存储器设备，发出第二芯片选择信号到所述第二存储器设备，以及发出命令信号到所述第一存储器设备和所述第二存储器设备。4.如权利要求3中所述的存储器系统，其特征在于，若所述第一模式寄存器处于所述第一单端模式，且所述第二模式寄存器处于所述第二单端模式，则所述存储器控制器根据所述第一时钟信号将所述第一芯片选择信号和所述命令信号发送至所述第一存储器设备，且所述存储器控制器根据所述第二时钟信号将所述第二芯片选择信号和所述命令信号发送至所述第二存储器设备。5.如权利要求1中所述的存储器系统，其特征在于，所述存储器控制器还发出第一芯片选择信号到所述第一存储器设备，发出第二芯片选择信号到所述第二存储器设备，发出命令信号到所述第一存储器设备和所述第二存储器设备，发出第三时钟信号到所述第一存储器设备和所述第二存储器设备，以及发出第四时钟信号到所述第一存储器设备和所述第二存储器设备。6.如权利要求5中所述的存储器系统，其特征在于，所述第三时钟信号和所述第四时钟信号被形成为差分时钟信号对，其中所述存储器控制器根据所述差分时钟信号对发出所述第一芯片选择信号和所述命令信号到所述第一存储器设备，以及所述存储器控制器根据所述差分时钟信号对发出所述第二芯片选择信号和所述命令信号到所述第二存储器设备。7.如权利要求5中所述的存储器系统，其特征在于，若所述第一模式寄存器处于所述第一单端模式，且所述第二模式寄存器处于所述第二单端模式，则所述存储器控制器根据所述第三时钟信号将所述第一芯片选择信号和所述命令信号发送至所述第一存储器设备，以及所述存储器控制器根据所述第四时钟信号将所述第二芯片选择信号和所述命令信号发送至所述第二存储器设备。8.一种存储器设备，其特征在于，与存储器控制器连接，所述存储器设备包括模式寄存器，其中所述存储器设备自所述存储器控制器接收第一时钟信号和第二时钟信号，以及所述存储器设备发送或接收数据信号，其中，若所述存储器设备的所述模式寄存器处于第一单端模式，则所述存储器设备根据所述第一时钟信号发送或接收所述数据信号，其中，若所述存储器设备的所述模式寄存器处于第二单端模式，则所述存储器设备根据所述第二时钟信号发送或接收所述数据信号。9.如权利要求8中所述的存储器设备，其特征在于，若所述模式寄存器处于差分模式，则所述第一时钟信号和所述第二时钟信号被形成为差分时钟信号对，并且所述存储器设备根据所述差分时钟信号对发送或接收所述数据信号。10.如权利要求8中所述的存储器设备，其特征在于，所...

【专利技术属性】
技术研发人员：谢博伟，詹佳谕，陈尚斌，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71