本发明专利技术公开了一种高安全性APUF电路结构,包括n+1/2个单元和两个仲裁器,其中每个单元包括四个反相器和四个4选1多路选择器;该电路结构包含四条信号路径,每条信号路径由每个单元的一个反相器和一个多路选择器间隔排列构成,输入激励中每两位激励组成多路选择器的地址输入端信号,且其四个数据输入端连接至四个反相器形成交叉连接,多路选择器的输出端连接到下一个单元的反相器,以及将最后一个单元中第一和第四个多路选择器的数据输出端连接至同一个仲裁器,剩余两个多路选择器的数据输出端连接至另一个仲裁器,并根据两个仲裁器的输出进行异或得到响应。本发明专利技术每一个激励对应一个结构,没有固定的模型,具有较强的抗模型攻击能力和较高的唯一性。
【技术实现步骤摘要】
一种高安全性APUF电路结构
本专利技术涉及一种高安全性APUF电路结构,属于APUF电路的
技术介绍
近年来,随着物联网以及射频识别技术的迅速发展,嵌入式系统已经广泛应用于人们生活中的各种场合,从医疗器械、汽车制造到航空电子以及工业互联网,这些嵌入式设备的安全性,隐私性已经成为人们极为关注问题。然而这些系统不具有抵抗硬件攻击的能力,很容易被提取身份认证信息,从而被复制替代。传统的方式是利用一些加密协议来保护嵌入式系统的安全性,这种安全性主要是基于EEPROM,Flash等非易失性寄存器(Non-volatileMemory,NVM)进行安全认证与密钥存储。然而,基于NVM的存储机制需要在集成电路制造过程中加入浮栅晶体管工艺,增加制造成本。同时,NVM存储机制易受侵入式攻击等多种物理攻击的威胁。这将会导致大量的信息泄露,信息安全受到威胁。同时大多数情况下传统电子器件都存在计算能力差,资源受限的问题,所以,在这种背景下,物理不可克隆函数(PhysicalUnclonableFunction,PUF)的概念被提出来用于抵抗硬件攻击。PUF是基于硬件部件生产工艺中的细微偏差而设计。这些制造差异很容易被提取出来,但是很难去复制。PUF可以看成是一个物理函数。当给定一个已知激励,这个函数将会产生一个对应唯一的响应。这个响应同时取决于PUF所在物理单元的纳米级结构。这些物理制造差异是唯一的,可以被提取出来用作身份认证,同时也可以用作加密协议中的密钥生成等领域。PUF一般被分为“强PUF”(StrongPUF)与“弱PUF”(WeakPUF)两类:强PUF具有指数级的激励响应对(ChallengeResponsePairs,CRPs),主要用于安全认证;弱PUF的响应输出数量与电路规模呈正比,主要用于密钥、ID等关键信息存储。本专利技术所设计的一种高安全性APUF电路结构是一种“强PUF”,具有较大的激励响应空间。目前,随着机器学习技术的不断发展,针对于PUF的攻击技术也越来越成熟。目前已有基于机器学习算法的模型攻击技术、侧信道攻击技术以及错误注入攻击技术等。机器学些攻击技术主要是用于攻击“强PUF”,可以成功攻击大多数被提出的强PUF结构,准确率非常高。标准的APUF电路结构攻击成功率可以达到99.99%。针对于机器学习算法,研究者提出了不同抗攻击方法,例如XORAPUF,FF-APUF(Feed-forwardArbiterPUF)、RPUF(PhysicalUnclonableFunctionwithRandomizedchallenge)以及compositePUF等结构。然而这些结构中的一些已经被新的攻击方法成功预测。其他抗攻击效果较好的些结构资源消耗增大,无法满足一些资源受限情况下PUF的可靠实现。
技术实现思路
本专利技术所要解决的技术问题在于克服现有技术的不足,提供一种高安全性APUF电路结构,解决现有的结构抗模型攻击能力差、结构资源消耗增大,无法满足一些资源受限情况下PUF的可靠实现问题。本专利技术提出一种高安全性APUF电路结构,该电路结构具有四条信号路径,同时在选择器之间加入反向器。这种电路结构具有较高的抗模型攻击能力,资源消耗少,同时相比于标准APUF结构,该结构具有较高的唯一性。本专利技术具体采用以下技术方案解决上述技术问题:一种高安全性APUF电路结构,包括n+1/2个单元和两个仲裁器,其中每个单元包括四个反相器和四个4选1多路选择器,且n为1以上的奇数;该电路结构包含四条信号路径,其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成,根据输入激励中每两位组成多路选择器的地址输入端信号,且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式,所述每个多路选择器的输出端连接到下一个单元的反相器,以及将最后一个单元中第一个和第四个多路选择器的数据输出端连接至同一个仲裁器,该单元中剩余两个多路选择器的数据输出端连接至另一个仲裁器,并根据两个仲裁器的输出进行异或得到响应。进一步地,作为本专利技术的一种优选技术方案:所述仲裁器采用SR锁存器。进一步地,作为本专利技术的一种优选技术方案:所述SR锁存器由两个与非门交叉耦合构成。本专利技术采用上述技术方案,能产生如下技术效果:本专利技术中所提出的一种高安全性APUF电路结构,通过激励来决定构成类似APUF的反相器和4选1多路选择器,每一个激励对应一个结构,没有固定的模型,可以抵抗基于机器学习算法的模型攻击技术。这种模型攻击技术,利用固定的数学模型拟合APUF的输入输出行为。这种高安全性APUF电路结构的模型会随着激励变化而变化,可以有效地抵抗这种攻击,具有较强的抗攻击能力。同时本专利技术所设计的结构中加入了反相器,相比于标准的APUF可以更好地体现芯片之间的差异性,这种高安全性APUF模型具有较高的唯一性。因此,本专利技术所设计的高安全性APUF电路结构相比标准APUF电路结构,其构成两个类APUF的器件不同。不同的激励将构成不同的两个类似APUF结构。标准的APUF电路结构固定,具有固定的数学模型。基于机器学习算法的模型攻击技术正是利用这种固定模型成功预测APUF的响应。本专利技术所提出的结构不具有固定的结构,所以其具有较高的抗模型攻击能力。附图说明图1为传统的标准APUF电路结构图。图2为本专利技术的一种高安全性APUF电路结构图。图3为本专利技术中激励为010…001时信号传输路径图。图4为本专利技术中激励为100…010时信号传输路径图。具体实施方式下面结合说明书附图对本专利技术的实施方式进行描述。传统的标准APUF结构如图1所示,其结构简单,由两行2选1多路选择器构成,由激励选择信号直接通过还是交叉通过,具有固定的结构,这种标准的APUF电路可以用一个固定的数学模型描述其输入输出行为,很容易受到基于模型攻击的机器学习算法攻击。本专利技术所设计的高安全性APUF电路结构,不具有固定模型。如图2所示,本专利技术设计的发一种高安全性APUF电路结构,该结构包括n+1/2个单元和两个仲裁器,其中每个单元包括四个反相器和四个4选1多路选择器,且n为1以上的奇数,所述反相器采用1-bit查找表(LUT1)实现,4选1多路选择器采用6-bit查找表(LUT6)实现;该电路结构包含四条信号路径,其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成,根据n+1输入激励中每两位组成一个多路选择器的地址输入端信号,且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式。该电路结构包含四条信号路径,其中每条信号路径由每个单元内的反相器和多路选择器间隔排列构成,并根据输入激励中每两位组成多路选择器的地址输入端信号,且每个多路选择器的四个数据输入端分别连接至四个反相器。所述多路选择器的四个数据输入端连接不同反相器形成交叉连接方式,选择不同的数据输入信号,具体连接如下:mux0的数据输入端信号D0、D1、D2、D3分别连接反相器inv0、inv1、inv2、inv3。mux1的数据输入端信号D0、D1、D2、D3分别连接反相器inv1、inv0、inv3、inv2。mux2的数据输入端信号D0、D1、D2、D3分别连接反相器inv2、inv3、inv0、inv1。本文档来自技高网...
【技术保护点】
1.一种高安全性APUF电路结构,其特征在于,包括n+1/2个单元和两个仲裁器,其中每个单元包括四个反相器和四个4选1多路选择器,且n为1以上的奇数;该电路结构包含四条信号路径,其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成,并根据输入激励中每两位组成多路选择器的地址输入端信号,且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式,所述每个多路选择器的输出端连接到下一个单元的反相器,以及将最后一个单元中第一和第四个多路选择器的数据输出端连接至同一个仲裁器,将最后一个单元中剩余两个多路选择器的数据输出端连接至另一个仲裁器,并根据两个仲裁器的输出进行异或得到响应。
【技术特征摘要】
1.一种高安全性APUF电路结构,其特征在于,包括n+1/2个单元和两个仲裁器,其中每个单元包括四个反相器和四个4选1多路选择器,且n为1以上的奇数;该电路结构包含四条信号路径,其中每条信号路径由每个单元内的一个反相器和一个多路选择器间隔排列构成,并根据输入激励中每两位组成多路选择器的地址输入端信号,且每个多路选择器的四个数据输入端分别连接至四个反相器形成交叉连接方式,所述每个多路选择器的输...
【专利技术属性】
技术研发人员:李冰,淡富奎,陈帅,沈克强,张林,董乾,刘勇,王刚,赵霞,
申请(专利权)人:东南大学,
类型:发明
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。