一种基于BCH码的ECC系统及存储器技术方案

本发明专利技术公开了一种基于BCH码的ECC系统及存储器，所述ECC系统包括：BCH译码器和纠错能力控制电路，所述BCH译码器包括多个运算单元；其中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力。该ECC系统通过纠错能力控制电路依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，即改变BCH译码器运行时电路开启的数量，使其在低误码率时只有部分电路在运行，但仍能完成相应的纠错能力，同时也大幅度降低功耗。

【技术实现步骤摘要】
一种基于BCH码的ECC系统及存储器
本专利技术涉及存储器
，更具体地说，尤其涉及一种基于BCH码的ECC系统及存储器。
技术介绍
随着科学技术的不断发展，各种各样的存储器已广泛应用于人们的日常生活和工作中，为人们的生活带来了极大的便利。基于“大数据”时代，高容量和低功耗的存储器在飞速发展，自从3DNAND闪存在2014年进入市场以后，闪存的容量几乎每年都会翻一倍。随着存储容量的增加，ECC(ErrorCorrectingCode，错误检查和纠正)系统的复杂度与功耗也随之增加，其功耗主要来自于ECC模块。由于数据误码率在存储器芯片使用开始时比较低，此时存储器芯片内的ECC模块工作效率很低，并且数据误码率是一个十分缓慢的上升过程，也就是说ECC模块会长时间处于不饱和工作状态，传统的ECC模块的纠错能力固定且电路运行时存在较多冗余电源消耗，对于误码率不同的数据所消耗的功耗基本相同，进而就会有大量的功耗被浪费掉。那么，对ECC模块进行低功耗处理是本领域技术人员亟待解决的问题。
技术实现思路
为解决上述问题，本专利技术提供了一种基于BCH码的ECC系统及存储器，该ECC系统大幅度降低了功耗。为实现上述目的，本专利技术提供如下技术方案：一种基于BCH码的ECC系统，所述ECC系统包括：BCH译码器和纠错能力控制电路，所述BCH译码器包括多个运算单元；其中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力。优选的，在上述ECC系统中，所述ECC系统还包括：参数配置模块；其中，所述参数配置模块用于依据所述BCH译码器的纠错能力配置所述BCH译码器中运算单元的运行参数。优选的，在上述ECC系统中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力的方法包括：所述纠错能力控制电路依据所述待译码数据的误码率，控制所述BCH译码器中多个运算单元中相对应的运算单元进行工作，其余的运算单元停止工作，以改变所述BCH译码器的纠错能力。优选的，在上述ECC系统中，所述BCH译码器包括多个纠错子模块，所述纠错子模块包括至少一个所述运算单元；所述纠错子模块的纠错能力与其包括的运算单元个数成正比；纠错能力大的纠错子模块包括纠错能力小的纠错子模块的至少一个所述运算单元。优选的，在上述ECC系统中，所述ECC系统还包括：BCH编码器，所述BCH编码器包括多个运算单元；其中，所述纠错能力控制电路还用于依据待编码数据的误码率控制所述BCH编码器中运算单元的工作状态，以改变所述BCH编码器的纠错能力；所述参数配置模块还用于依据所述BCH编码器的纠错能力配置所述BCH编码器中运算单元的运行参数。优选的，在上述ECC系统中，所述纠错能力控制电路用于依据待编码数据的误码率控制所述BCH编码器中运算单元的工作状态，以改变所述BCH编码器的纠错能力的方法包括：所述纠错能力控制电路依据所述待编码数据的误码率，控制所述BCH编码器中多个运算单元中相对应的运算单元进行工作，其余的运算单元停止工作，以改变所述BCH编码器的纠错能力。优选的，在上述ECC系统中，所述BCH编码器包括多个纠错子模块，所述纠错子模块包括至少一个所述运算单元；所述纠错子模块的纠错能力与其包括的运算单元个数成正比；纠错能力大的纠错子模块包括纠错能力小的纠错子模块的至少一个所述运算单元。本专利技术还提供了一种存储器，包括上述任一项所述的ECC系统。通过上述描述可知，本专利技术提供的一种基于BCH码的ECC系统包括：BCH译码器和纠错能力控制电路，所述BCH译码器包括多个运算单元；其中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力。该ECC系统通过纠错能力控制电路依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，即改变BCH译码器运行时电路开启的数量，使其在低误码率时只有部分电路在运行，但仍能完成相应的纠错能力，同时也大幅度降低功耗。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中的一种ECC系统的工作环境原理示意图；图2为本专利技术实施例提供的一种基于BCH码的ECC系统的工作环境原理示意图；图3为本专利技术实施例提供的一种纠错能力可调的BCH译码器的结构和工作环境原理示意图；图4为本专利技术实施例提供的一种BCH译码器集成模块的结构和工作环境原理示意图；图5为本专利技术实施例提供的另一种基于BCH码的ECC系统的工作环境原理示意图；图6为本专利技术实施例提供的一种纠错能力可调的BCH编码器的结构和工作环境原理示意图；图7为本专利技术实施例提供的一种BCH编码器集成模块的结构和工作环境原理示意图；图8为一种串行纠错能力可配置的BCH编码器的电路结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，原始信息位数据在存入大容量存储器15前需要先由ECC系统11中BCH编码器12根据控制器14发送的相对应的控制信号进行编码，然后大容量存储器15依据控制器14发送的相对应的控制信号将编码数据存入其指定位置。同理，从大容量存储器15中取出数据时，也需要由ECC系统11中BCH译码器13根据控制器14发送的相对应的控制信号对待译码数据进行解码，并纠正还原数据。其中，大容量存储器15包括但不限定于NANDFLASH存储器。基于此，传统的BCH编码器12和BCH译码器13基本都是按照事先设置好的指标进行工作，并不能随意调整纠错能力，因此在数据的误码率不同的情况下功耗变化不大。但是，随着传统的BCH编码器12和BCH译码器13纠错能力的增加，ECC系统11功耗也逐渐变大，由此可知，纠错能力固定的ECC系统在功耗优化上不够灵活。例如，闪存芯片的存储单元的数据存储可靠性会随着编程/擦除周期次数的增加而变差，也就是说，在芯片使用的初期，误码率很低的时候对ECC系统纠错能力要求不高，ECC系统没必要处于饱和工作状态。基于上述问题，本专利技术提供了一种基于BCH码的ECC系统，该ECC系统大幅度降低了功耗。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。实施例一参考图2，图2为本专利技术实施例提供的一种基于BCH码的ECC系统的工作环境原理示意图，所述ECC系统21包括：BCH译码器23和纠错能力控制电路26，所述BCH译码器23包括多个运算单元。其中，所述纠错能力控制电路26用于依据待译码数据的误码率控制所述BCH译码器23中运算单元的工作状态，以改变所述BCH译码器23的纠错能力。也就是说，所述纠错能力控制本文档来自技高网...

【技术保护点】
1.一种基于BCH码的ECC系统，其特征在于，所述ECC系统包括：BCH译码器和纠错能力控制电路，所述BCH译码器包括多个运算单元；其中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力。

【技术特征摘要】
1.一种基于BCH码的ECC系统，其特征在于，所述ECC系统包括：BCH译码器和纠错能力控制电路，所述BCH译码器包括多个运算单元；其中，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力。2.根据权利要求1所述的ECC系统，其特征在于，所述ECC系统还包括：参数配置模块；其中，所述参数配置模块用于依据所述BCH译码器的纠错能力配置所述BCH译码器中运算单元的运行参数。3.根据权利要求1所述的ECC系统，其特征在于，所述纠错能力控制电路用于依据待译码数据的误码率控制所述BCH译码器中运算单元的工作状态，以改变所述BCH译码器的纠错能力的方法包括：所述纠错能力控制电路依据所述待译码数据的误码率，控制所述BCH译码器中多个运算单元中相对应的运算单元进行工作，其余的运算单元停止工作，以改变所述BCH译码器的纠错能力。4.根据权利要求3所述的ECC系统，其特征在于，所述BCH译码器包括多个纠错子模块，所述纠错子模块包括至少一个所述运算单元；所述纠错子模块的纠错能力与其包括的运算单元个数成正比；纠错能力大的纠错子模块包括纠错能力小的纠错子模块的至少一个所...

【专利技术属性】
技术研发人员：王颀，李子夫，谢蓉芳，霍宗亮，叶甜春，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11