移位寄存器单元、栅极驱动电路、显示装置及驱动方法制造方法及图纸

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括第一输入电路、输出控制电路和输出电路。第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输出至第一节点；输出控制电路与第一节点和第二节点连接，且配置为在第一节点的电平的控制下，将输出控制信号输出至第二节点；输出电路包括输出端，与第二节点连接，且配置为在第二节点的电平的控制下，将输出信号输出至输出端。该移位寄存器单元可以实现多输出，且避免了由于输出信号之间的相互影响产生的输出异常现象，增强了电路的信赖性。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路、显示装置及驱动方法
本专利技术的实施例涉及一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。
技术介绍
在显示
，例如液晶显示面板或有机发光二极管(OrganicLightEmittingDiode,OLED)显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。栅极驱动电路通常集成在栅极驱动芯片(GateIC)中。在IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地减小芯片面积是技术开发人员需要着重考虑的问题。
技术实现思路
本公开至少一实施例提供一种移位寄存器单元，包括第一输入电路、输出控制电路和输出电路。所述第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输出至所述第一节点；所述输出控制电路与所述第一节点和所述第二节点连接，且配置为在所述第一节点的电平的控制下，将输出控制信号输出至所述第二节点；所述输出电路包括输出端，所述输出电路与所述第二节点连接，且配置为在所述第二节点的电平的控制下，将输出信号输出至所述输出端。例如，在本公开一实施例提供的移位寄存器单元中，所述输出端包括移位输出端和至少一个扫描信号输出端。例如，本公开一实施例提供的移位寄存器单元，还包括第三节点控制电路。所述第三节点控制电路与所述第一节点和第三节点连接，且配置为在所述第一节点的电平的控制下，对所述第三节点的电平进行控制。例如，本公开一实施例提供的移位寄存器单元，还包括第一降噪电路。所述第一降噪电路与所述第一节点、所述第二节点以及所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述第一节点和所述第二节点进行降噪。例如，本公开一实施例提供的移位寄存器单元，还包括第四节点控制电路。所述第四节点控制电路与所述第二节点和第四节点连接，且配置为在所述第二节点的电平的控制下，对所述第四节点的电平进行控制。例如，本公开一实施例提供的移位寄存器单元，还包括第二降噪电路。所述第二降噪电路与所述第二节点、所述第四节点以及所述输出端连接，且配置为在所述第四节点的电平的控制下，对所述第二节点和所述输出端进行降噪。例如，在本公开一实施例提供的移位寄存器单元中，所述第一输入电路包括第一晶体管。所述第一晶体管的栅极与显示控制端连接以接收所述第一控制信号，所述第一晶体管的第一极与第一电压端连接以接收第一电压作为所述第一输入信号，所述第一晶体管的第二极与所述第一节点连接。例如，在本公开一实施例提供的移位寄存器单元中，所述第三节点控制电路包括第二晶体管、第三晶体管和第四晶体管。所述第二晶体管的栅极和第一极连接且与第一时钟信号端连接以接收第一时钟信号，所述第二晶体管的第二极与所述第三节点连接；所述第三晶体管的栅极和第一极连接且与第二时钟信号端连接以接收第二时钟信号，所述第三晶体管的第二极与所述第三节点连接；所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和所述第三节点连接，所述第四晶体管的第二极和第二电压端连接以接收第二电压。例如，在本公开一实施例提供的移位寄存器单元中，所述第一降噪电路包括第五晶体管和第六晶体管。所述第五晶体管的栅极与所述第三节点连接，所述第五晶体管的第一极与所述第一节点连接，所述第五晶体管的第二极与第二电压端连接以接收第二电压；所述第六晶体管的栅极与所述第三节点连接，所述第六晶体管的第一极与所述第二节点连接，所述第六晶体管的第二极与所述第二电压端连接以接收所述第二电压。例如，在本公开一实施例提供的移位寄存器单元中，所述输出控制电路包括第七晶体管和第一电容。所述第七晶体管的栅极与所述第一节点连接，所述第七晶体管的第一极与第三时钟信号端连接以接收第三时钟信号作为所述输出控制信号，所述第七晶体管的第二极与所述第二节点连接；所述第一电容的第一端与所述第一节点连接，所述第一电容的第二端与所述第二节点连接。例如，在本公开一实施例提供的移位寄存器单元中，所述第四节点控制电路包括第八晶体管、第九晶体管和第十晶体管。所述第八晶体管的栅极与第一极连接，且与第一时钟信号端连接以接收第一时钟信号，所述第八晶体管的第二极与所述第四节点连接；所述第九晶体管的栅极与第一极连接，且与第二时钟信号端连接以接收第二时钟信号，所述第九晶体管的第二极与所述第四节点连接；所述第十晶体管的栅极与所述第二节点连接，所述第十晶体管的第一极与所述第四节点连接，所述第十晶体管的第二极与第二电压端连接以接收第二电压。例如，在本公开一实施例提供的移位寄存器单元中，所述至少一个扫描信号输出端包括第一扫描信号输出端和第二扫描信号输出端，所述第二降噪电路包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管。所述第十一晶体管的栅极与所述第四节点连接，所述第十一晶体管的第一极与所述第二节点连接，所述第十一晶体管的第二极与第二电压端连接以接收第二电压；所述第十二晶体管的栅极与所述第四节点连接，所述第十二晶体管的第一极与所述移位输出端连接，所述第十二晶体管的第二极与所述第二电压端连接以接收第二电压；所述第十三晶体管的栅极与所述第四节点连接，所述第十三晶体管的第一极与所述第一扫描信号输出端连接，所述第十三晶体管的第二极与第三电压端连接以接收第三电压；所述第十四晶体管的栅极与所述第四节点连接，所述第十四晶体管的第一极与所述第二扫描信号输出端连接，所述第十四晶体管的第二极与所述第三电压端连接以接收所述第三电压。例如，在本公开一实施例提供的移位寄存器单元中，所述输出电路包括第十五晶体管、第十六晶体管、第十七晶体管以及第二电容。所述第十五晶体管的栅极与所述第二节点连接，所述第十五晶体管的第一极与第四时钟信号端连接以接收第四时钟信号作为所述输出信号，所述第十五晶体管的第二极与所述移位输出端连接；所述第十六晶体管的栅极与所述第二节点连接，所述第十六晶体管的第一极与所述第四时钟信号端连接以接收所述第四时钟信号作为所述输出信号，所述第十六晶体管的第二极与所述第一扫描信号输出端连接；所述第十七晶体管的栅极与所述第二节点连接，所述第十七晶体管的第一极与第五时钟信号端连接以接收第五时钟信号作为所述输出信号，所述第十七晶体管的第二极与所述第二扫描信号输出端连接；所述第二电容的第一端与所述第二节点连接，所述第二电容的第二端与所述移位输出端连接。例如，本公开一实施例提供的移位寄存器单元，还包括第二输入电路。所述第二输入电路与所述第一节点连接，且配置为根据第二控制信号将第二输入信号输入至所述第一节点。例如，在本公开一实施例提供的移位寄存器单元中，所述第二输入电路包括充电子电路、存储子电路和隔离子电路。所述充电子电路与消隐节点连接，且配置为响应于第六时钟信号将所述第二控制信号输入至所述消隐节点；所述存储子电路与所述消隐节点连接，且配置为存储所述充电子电路输入的所述第二控制信号的电平；所述隔离子电路与所述消隐节点以及所述第一节点连接，且配置为在所述消隐节点的电平和第七时钟信号的控制下，将所述第二输入信号输入到所述第一节点。例如，在本公开一实施例提供的移位寄存器单元中，所述充电子电路包括第十八晶体管，其中，所述第十八晶体管的栅极与第六时钟信号端连接以接收所述第六时钟信号，所述第十八晶体管的第一极与消隐控制端连接本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，包括第一输入电路、输出控制电路和输出电路；其中，所述第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输出至所述第一节点；所述输出控制电路与所述第一节点和第二节点连接，且配置为在所述第一节点的电平的控制下，将输出控制信号输出至所述第二节点；所述输出电路包括输出端，所述输出电路与所述第二节点连接，且配置为在所述第二节点的电平的控制下，将输出信号输出至所述输出端。

【技术特征摘要】
1.一种移位寄存器单元，包括第一输入电路、输出控制电路和输出电路；其中，所述第一输入电路与第一节点连接，且配置为响应于第一控制信号将第一输入信号输出至所述第一节点；所述输出控制电路与所述第一节点和第二节点连接，且配置为在所述第一节点的电平的控制下，将输出控制信号输出至所述第二节点；所述输出电路包括输出端，所述输出电路与所述第二节点连接，且配置为在所述第二节点的电平的控制下，将输出信号输出至所述输出端。2.根据权利要求1所述的移位寄存器单元，其中，所述输出端包括移位输出端和至少一个扫描信号输出端。3.根据权利要求2所述的移位寄存器单元，还包括第三节点控制电路；其中，所述第三节点控制电路与所述第一节点和第三节点连接，且配置为在所述第一节点的电平的控制下，对所述第三节点的电平进行控制。4.根据权利要求3所述的移位寄存器单元，还包括第一降噪电路；其中，所述第一降噪电路与所述第一节点、所述第二节点以及所述第三节点连接，且配置为在所述第三节点的电平的控制下，对所述第一节点和所述第二节点进行降噪。5.根据权利要求2所述的移位寄存器单元，还包括第四节点控制电路；其中，所述第四节点控制电路与所述第二节点和第四节点连接，且配置为在所述第二节点的电平的控制下，对所述第四节点的电平进行控制。6.根据权利要求5所述的移位寄存器单元，还包括第二降噪电路；其中，所述第二降噪电路与所述第二节点、所述第四节点以及所述输出端连接，且配置为在所述第四节点的电平的控制下，对所述第二节点和所述输出端进行降噪。7.根据权利要求1-6任一所述的移位寄存器单元，其中，所述第一输入电路包括第一晶体管；其中，所述第一晶体管的栅极与显示控制端连接以接收所述第一控制信号，所述第一晶体管的第一极与第一电压端连接以接收第一电压作为所述第一输入信号，所述第一晶体管的第二极与所述第一节点连接。8.根据权利要求3所述的移位寄存器单元，其中，所述第三节点控制电路包括第二晶体管、第三晶体管和第四晶体管；其中，所述第二晶体管的栅极和第一极连接且与第一时钟信号端连接以接收第一时钟信号，所述第二晶体管的第二极与所述第三节点连接；所述第三晶体管的栅极和第一极连接且与第二时钟信号端连接以接收第二时钟信号，所述第三晶体管的第二极与所述第三节点连接；所述第四晶体管的栅极和所述第一节点连接，所述第四晶体管的第一极和所述第三节点连接，所述第四晶体管的第二极和第二电压端连接以接收第二电压。9.根据权利要求4所述的移位寄存器单元，其中，所述第一降噪电路包括第五晶体管和第六晶体管；其中，所述第五晶体管的栅极与所述第三节点连接，所述第五晶体管的第一极与所述第一节点连接，所述第五晶体管的第二极与第二电压端连接以接收第二电压；所述第六晶体管的栅极与所述第三节点连接，所述第六晶体管的第一极与所述第二节点连接，所述第六晶体管的第二极与所述第二电压端连接以接收所述第二电压。10.根据权利要求1-6任一所述的移位寄存器单元，其中，所述输出控制电路包括第七晶体管和第一电容；其中，所述第七晶体管的栅极与所述第一节点连接，所述第七晶体管的第一极与第三时钟信号端连接以接收第三时钟信号作为所述输出控制信号，所述第七晶体管的第二极与所述第二节点连接；所述第一电容的第一端与所述第一节点连接，所述第一电容的第二端与所述第二节点连接。11.根据权利要求5所述的移位寄存器单元，其中，所述第四节点控制电路包括第八晶体管、第九晶体管和第十晶体管；其中，所述第八晶体管的栅极与第一极连接，且与第一时钟信号端连接以接收第一时钟信号，所述第八晶体管的第二极与所述第四节点连接；所述第九晶体管的栅极与第一极连接，且与第二时钟信号端连接以接收第二时钟信号，所述第九晶体管的第二极与所述第四节点连接；所述第十晶体管的栅极与所述第二节点连接，所述第十晶体管的第一极与所述第四节点连接，所述第十晶体管的第二极与第二电压端连接以接收第二电压。12.根据权利要求6所述的移位寄存器单元，其中，所述至少一个扫描信号输出端包括第一扫描信号输出端和第二扫描信号输出端，所述第二降噪电路包括第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；其中，所述第十一晶体管的栅极与所述第四节点连接，所述第十一晶体管的第一极与所述第二节点连接，所述第十一晶体管的第二极与第二电压端连接以接收第二电压；所述第十二晶体管的栅极与所述第四节点连接，所述第十二晶体管的第一极与所述移位输出端连接，所述第十二晶体管的第二极与所述第二电压端连接以接收第二电压；所述第十三晶体管的栅极与所述第四节点连接，所述第十三晶体管的第一极与所述第一扫描信号输出端连接，所述第十三晶体管的第二极与第三电压端连接以接收第三电压；所述第十四晶体管的栅极与所述第四节点连接，所述第十四晶体管的第一极与所述第二扫描信号输出端连接，所述第十四晶体管的第二极与所述第三电压端连接以接收所述第三电压。13.根据权利要求2-6、8-9、11-12任一所述的移位寄存器单元，其中，所述输出电路包括第十五晶体管、第十六晶体管、第十七晶体管以及第二电容；其中，所述第十五晶体管的栅极与所述第二节点连接，所述第十五晶体管的第一极与第四时钟信号端连接以接收第四时钟信号作为所述输出信号，所述第十五晶体管的第二极与所述移位输出端连接；所述第十六晶体管的栅极与所述第二节点连接，所述第十六晶体管的第一极与所述第四时钟信号端连接以接收所述第四时钟信号作为所述输出信号，所述第十六晶体管的第二极与所述第一扫描信号输出端连接；所述第十七晶体管的栅极与所述第二节点连接，所述第十七晶体管的第一极与第五时钟信号端连接以接收第五时钟信号作为所述输出信号，所述第十七晶体管的第二极与所述第二扫描信号输出端连接；所述第二电容的第一端与所述第二节点连接，所述第二电容的第二端与所述移位输出端连接。14.根据权利要求1所述的移位寄存器单元，还包括第二输入电路；其中所述第二输入电路与所述第一节点连接，且配置为根据第二控制信号将第二输入信号输入至所述第一节点。15.根据权利要求14所述的移位寄存器单元，其中，所述第二输入电路包括充电子电路、存储子电路和隔离子电路；其中，所述充电子电路与消隐节点连接，且配置为响应于第六时钟信号将所述第二控制信号输入至所述消隐节点；所述存储子电路与所述消隐节点连接，且配置为存储所述充电子电路输入的所述第二控制信号的电平；所述隔离子电路与所述消隐节点以及所述第一节点连接，且配置为在所述消隐节点的电平和第七时钟信号的控制下，将所述第二输入信号输入到所述第一节点。16.根据权利要求15所述的移位寄存器单元，其中，所述充电子电路包括第十八晶体管，其中，所述第十八晶体管的栅极与第六时钟信号端连接以接收所述第六时钟信号，所述第十八晶体管的第一极与消隐控制端连接以接收所述第二控制信号，所述第十八晶体管的第二极与所述消隐节点连接；所述存储子电路包括第三电容，其中，所述第三电容的第一端与所述消隐节点连接，所述第三电容的第二端与第二电压端连接以接收第二电压；所述隔离子电路包括第十九晶体管和第二十晶体管，其中，所述第十九晶体管的栅极与所述消隐节点连接，所述第十九晶体管的第一极与第八时钟信号端连接以接收第八时钟信号作为所述第二输入信号，所述第...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11