显示模组及其驱动方法、显示面板和装置制造方法及图纸

本发明专利技术提供一种显示模组及其驱动方法、显示面板和装置，显示模组的分辨率为m×n，包括：w个像素区，每个像素区包括呈多行多列排布的像素单元；非像素区，所述非像素区位于各像素区之间；m根栅线，所述m根栅线分别与所述显示模组中的m行的像素单元的栅极连接；w个数据线组，每个数据线组包括至少一根数据线，w个数据线组与w个像素区一一对应连接；其中，所述w和所述m为大于1的整数。本发明专利技术提供的显示模组及其驱动方法、显示面板和装置，能够提高显示分辨率。

【技术实现步骤摘要】
显示模组及其驱动方法、显示面板和装置
本专利技术涉及显示
，尤其涉及一种显示模组及其驱动方法、显示面板和装置。
技术介绍
显示装置显示的每一帧画面，均是由众多像素组合排列形成的，这些像素的颜色和位置决定了画面所呈现出来的形态。其中，每个像素的颜色又是通过显示驱动电路中的栅线(Gate线)和数据线(Data线)共同控制的。随着分辨率的要求逐渐提高，现有显示驱动电路中的像素数量越来越庞大，显示驱动电路中的一根数据线需要对应处理的像素太多，由于数据量过大，在实际像素传输数据时，会出现距离显示驱动集成电路(DriverIC)越远的像素充电延时严重的现象，造成显示分辨率低的问题。
技术实现思路
本专利技术实施例提供一种显示模组及其驱动方法、显示面板和装置，以解决距离DriverIC越远的像素充电延时严重的现象，造成显示分辨率低的问题。为了解决上述技术问题，本专利技术提供了一种显示模组，所述显示模组的分辨率为m×n，包括：w个像素区，每个像素区包括呈多行多列排布的像素单元；非像素区，所述非像素区位于各像素区之间；m根栅线，所述m根栅线分别与所述显示模组中的m行像素单元的栅极连接；w个数据线组，每个数据线组包括至少一根数据线，w个数据线组与w个像素区一一对应连接；其中，所述w、所述m和所述n为大于1的整数。可选的，所述w个像素区呈i行j列排布，每个像素区包括呈x行y列排布的像素单元；所述w个像素区中位于同一行的像素单元的栅极均与同一栅线连接；其中，所述i、所述j、所述x和所述y均为大于1的整数。可选的，数据线组q与像素区q连接，所述数据线组q的数据线数目等于所述像素区q的像素单元列数，且所述数据线组q包括的数据线与所述像素区q包括的像素单元列一一对应连接，其中，所述q为1至w中的任意整数。可选的，数据线组q与像素区q连接，所述像素区q包括呈x行y列排布的像素单元，所述数据线组q包括a根数据线和y个开关，所述像素区q中位于同列的像素单元通过同一个开关与一根数据线连接；其中，在一个栅线周期内，连接同一根数据线的开关依次分时段进行开关操作；其中，所述q为1至w中的任意整数，所述a为1至y中的任意整数，所述x和所述y均为大于1的整数。可选的，所述开关设置于所述非像素区。可选的，所述开关为半导体场效应晶体管。可选的，所述m根栅线中的部分栅线设置于所述非像素区。本专利技术还提供了一种显示模组的驱动方法，应用于如上所述的显示模组，所述方法包括：通过m根栅线分别向所述显示模组包括的m行的像素单元提供扫描信号；通过w个数据线组分别向所述显示模组包括的w个像素区提供数据信号。本专利技术还提供一种显示面板，包括如上所述的显示模组。本专利技术还提供一种显示装置，包括如上所述的显示面板。本专利技术实施例中，显示模组包括：w个像素区，每个像素区包括呈多行多列排布的像素单元；非像素区，所述非像素区位于各像素区之间；m根栅线，所述m根栅线分别与所述显示模组中的m行像素单元的栅极连接；w个数据线组，每个数据线组包括至少一根数据线，w个数据线组与w个像素区一一对应连接。由于通过w个数据线组与w个像素区连接，这样相比现有技术一根数据线连接显示模组的一列像素，本专利技术实施例可以减少数据线的负载，进而提高了数据线的信号到位率，减缓了显示模组中各像素单元充电延时现象，提高显示分辨率。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种显示模组的结构示意图；图2为本专利技术实施例提供的另一种显示模组的部分结构示意图；图3为本专利技术实施例提供的另一种显示模组中各行第1列的像素区与栅线的连接示意图；图4为本专利技术实施例提供的另一种显示模组中像素区与数据线组的连接示意图；图5为本专利技术实施例提供的另一种显示模组中像素区与数据线组的连接示意图；图6为图5中各开关的时序图；图7为本专利技术实施例提供的另一种显示模组中像素区与数据线组的连接示意图；图8为本专利技术实施例提供的一种显示模组的驱动方法的流程图；。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1，图1为本专利技术实施例提供的一种显示模组的结构示意图。本专利技术实施例提供的显示模组的分辨率为m×n，包括：w个像素区100，每个像素区100包括呈多行多列排布的像素单元；非像素区200，所述非像素区200位于各像素区100之间；m根栅线，所述m根栅线分别与所述显示模组中的m行的像素单元的栅极连接；w个数据线组，每个数据线组包括至少一根数据线，w个数据线组与w个像素区一一对应连接；其中，所述w和所述m为大于1的整数。显示模组中的w个像素区100可以是呈i行j列均匀分布，如图1所示；w个像素区100也可以是呈i行j列不均匀分布，如图2所示。另外，像素区内100的多个像素单元呈多行多列均匀排布，本专利技术实施例中不同的像素区100的行数和列数可以相同，例如：w个像素区内的像素单元均以4×5排列；不同的像素区的行数和列数也可以不相同，例如：像素区1内的像素单元呈2×3排列，像素区2内的像素单元呈3×5排列。显示模组的像素单元分布于w个像素区100，w个像素区100中的每个像素单元均与栅线和数据线组中的数据线连接，使得显示模组的像素单元均能够被利用，充分保证了显示模组中像素的使用率，在不额外增加像素的情况下能够保证显示模组的显示分辨率。其中，在有限的显示模组内将像素单元集中于w个像素区100，各像素区内100的像素密度升高，从而提高了各像素区100显示的分辨率。非像素区200中不设有像素单元，部分栅线和部分数据线组可以设置于非像素区200。m根栅线分别与w个像素区中的m行像素单元的栅极连接，即显示模组中位于同行的像素单元的栅极均与同根栅线连接。例如：如图2所示，栅线4与所述显示模组中位于第4行的像素单元的栅极连接，在显示模组中位于第4行的像素单元可以包括像素区1内部第4行的像素单元、像素区4内部第2行的像素单元和像素区5内部第1行的像素单元。各行像素区中的第一列像素区与栅线的连接关系，如图3所示。在w个像素区呈i行j列排布，且每个像素区包括呈x行y列的像素单元的情况下，图3中的i个G1可以同时工作，从而只需要对栅线刷新x次，相较于传统驱动方式中对栅线刷新m次而言，缩短显示模组整体的充电时间。另外，相较于传统驱动方式中每一根栅线分别驱动而言，本专利技术实施例还降低了栅线的驱动功耗。当像素单元中的场效应管为PNP型场效应管，数据线组中的数据线与漏极连接，像素电极与源极连接；当像素单元中的场效应管为NPN型场效应管，数据线组中的数据线与源极连接，像素电极与漏极连接。数据线组q与像素区q连接，其中，q为1至w中任意整数，即w个数据线组与w个像素区一一对应连接，显示驱动集成电路(DriverIC)通过数据线组q单独为像素区q内的像素单元本文档来自技高网...

【技术保护点】
1.一种显示模组，所述显示模组的分辨率为m×n，其特征在于，包括：w个像素区，每个像素区包括呈多行多列排布的像素单元；非像素区，所述非像素区位于各像素区之间；m根栅线，所述m根栅线分别与所述显示模组中的m行像素单元的栅极连接；w个数据线组，每个数据线组包括至少一根数据线，w个数据线组与w个像素区一一对应连接；其中，所述w、所述m和所述n均为大于1的整数。

【技术特征摘要】
1.一种显示模组，所述显示模组的分辨率为m×n，其特征在于，包括：w个像素区，每个像素区包括呈多行多列排布的像素单元；非像素区，所述非像素区位于各像素区之间；m根栅线，所述m根栅线分别与所述显示模组中的m行像素单元的栅极连接；w个数据线组，每个数据线组包括至少一根数据线，w个数据线组与w个像素区一一对应连接；其中，所述w、所述m和所述n均为大于1的整数。2.根据权利要求1所述的显示模组，其特征在于，所述w个像素区呈i行j列排布，每个像素区包括呈x行y列排布的像素单元；所述w个像素区中位于同一行的像素单元的栅极均与同一栅线连接；其中，所述i、所述j、所述x和所述y均为大于1的整数。3.根据权利要求1所述的显示模组，其特征在于，数据线组q与像素区q连接，所述数据线组q的数据线数目等于所述像素区q的像素单元列数，且所述数据线组q包括的数据线与所述像素区q包括的像素单元列一一对应连接，其中，所述q为1至w中的任意整数。4.根据权利要求1所述的显示模组，其特征在于，数据线组q与像素区q连接，所述像素区...

【专利技术属性】
技术研发人员：王泓，朱劲野，刘佳尧，赵文卿，陈小川，王冬辉，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11