一种由FPGA实现SV报文组帧及发送的方法技术

本发明专利技术提供一种由FPGA实现SV报文组帧及发送的方法，包括步骤：1)接收软件下发的配置信息；2)选择发送通道并进行运算；3)SV报文组帧；4)发送SV报文；其中，通道单元、乘数单元、除数单元、采样阀值单元、品质质量单元、SV帧头单元是软件下发到FPGA内部存储单元的配置信息。本发明专利技术提供的由FPGA实现SV报文组帧及发送的方法，采用FPGA的方法实现SV组帧、阈值比较、品质位获取以及二次值到一次值的乘除运算，相较于CPU而言，效率更高；组帧形式灵活，对AD采集的模拟量数据可以任何选择通道进行SV组帧。

A method of realizing SV message framing and sending by FPGA

The invention provides a method for SV packet frame formation and transmission by FPGA, which comprises the following steps: 1) receiving configuration information sent by software; 2) selecting transmission channel and performing operation; 3) SV packet frame formation; 4) transmitting SV message; in which channel unit, multiplier unit, divisor unit, sampling threshold unit, quality unit and SV frame are used. The header unit is the configuration information sent by the software to the FPGA internal storage unit. The invention provides a method for SV packet frame formation and transmission by FPGA, and adopts the method of FPGA to realize SV frame formation, threshold comparison, quality bit acquisition and multiplication and division from secondary value to primary value. Compared with the CPU, the method is more efficient; the frame formation is flexible, and the analog data collected by AD can be SV grouped in any channel selected. Frame.

【技术实现步骤摘要】
一种由FPGA实现SV报文组帧及发送的方法
本专利技术涉及电力系统
，特别是涉及一种由FPGA实现SV报文组帧及发送的方法。
技术介绍
目前，IEC61850标准提出了变电站自动化系统功能分层的概念。将变电站设备按照功能分为三层：即过程层、间隔层、站控层。过程层主要功能是交流模拟量、直流模拟量、状态量就地转化为数字信号提供给上层，并接受和执行上层下发的控制命令。过程层设备包括一次设备及其智能组件。间隔层主要功能是采集本间隔一次设备的信号，控制操作一次设备，并将相关信息上送给站控层设备和接受站控层设备的命令。间隔层设备由每个间隔的控制、保护、监视装置组成。站控层主要功能是实现对全站一次、二次设备进行监视、控制以及与远方控制中心通信。站控层设备包括监控主机、远动工作站、操作工作站、对时系统等。SV(SampledVaule)报文也是采用发布者/订阅者的通信结构。SV报文是一种时间驱动的通信方式，即每隔一个固定时间发送一次采样值。其最主要的传输要求是实时性、快速性。当由于网络原因导致报文传输丢失时，发布者(电流、电压传感器)并不要紧，应继续采集最新的电流、电压信息。而订阅者(比如保护装置)必须能够检测出来。这可以通过SV报文中的采样计数器参数SmpCnt来解决。现有技术利用CPU较强的运算能力来进行SV报文的打包，并为SV报文指定发送时间，将SV报文送到FPGA的发送缓冲区，FPGA定期查询发送缓冲区是否有报文，如果有报文，解析出报文的发送时间，将发送时间与FPGA内的高精度计时器时间进行比较，在SV报文的发送时间点时将SV报文发送出去。涉及到SV报文的运算、组包都由CPU完成，FPGA只负责SV的定时发送。现有技术要求采集值先上送给CPU，然后CPU对采集值进行处理，获取品质信息，进行二次值到一次值的乘除运算，然后打包为SV报文，并指定发送时间，这样的处理过程导致延时过长且增加了CPU的处理时间，而且报文发送时间需要反复校正以期达到最大最低延时和精确发送。因此，需要提供一种由FPGA实现SV报文组帧及发送的方法以解决上述技术问题。
技术实现思路
本专利技术主要解决的技术问题是提供一种由FPGA实现SV报文组帧及发送的方法，采用FPGA的方法实现SV组帧、阈值比较、品质位获取以及二次值到一次值的乘除运算，相较于CPU而言效率更高；组包形式灵活，对AD采集的模拟量数据可以任何选择通道进行SV组帧。为解决上述技术问题，本专利技术采用的一个技术方案是提供一种由FPGA实现SV报文组帧及发送的方法，包括步骤：1)接收软件下发的配置信息：接收采集数据的通道选择；接收对应的通道要进行的乘法运算的乘数；接收对应的通道要进行的除法运算的除数；接收对应的通道的采样阀值；接收对应的通道的品质质量；接收SV报文头；AD采集模拟量数据；2)选择发送通道并进行运算：将该模拟量数据与对应的采样阀值进行阈值比较，获取品质域的无效位信息；根据通道选择信息对所选通道进行乘除运算；根据通道选择信息对所选通道进行品质域修正；3)SV报文组帧：将SV报文头、通道乘除结果、品质域修正结果进行组帧；并添加目的地址、源地址、校验域；每次组SV帧时序更新采样计数值和采样同步域信息；4)发送SV报文：通过以太网发送SV报文。优选，所述步骤3)中，组SV帧以每秒钟4KHz的频率进行，秒头处计数值为0，计数范围为0～3999。优选，所述步骤1)的配置信息的接收只能在不使能SV报文发送的情况下进行配置或修改。本专利技术的有益效果是：本专利技术提供的一种由FPGA实现SV报文组帧及发送的方法，采用FPGA的方法实现SV组帧、阈值比较、品质位获取以及二次值到一次值的乘除运算，相较于CPU而言效率更高；组帧形式灵活，对AD采集的模拟量数据可以任何选择通道进行SV组帧。附图说明图1是本专利技术的一种由FPGA实现SV报文组帧及发送的方法的第一优选实施例的流程示意图；图2是本专利技术的一种由FPGA实现SV报文组帧及发送的方法的第一优选实施例的原理示意图。具体实施方式下面结合图示对本专利技术的技术方案进行详述。请参见图1和图2所示，本实施例的由FPGA实现SV报文组帧及发送的方法，包括步骤：1)接收软件下发的配置信息212：接收采集数据的通道选择(通道单元21)；接收对应的通道要进行的乘法运算的乘数(乘数单元22)；接收对应的通道要进行的除法运算的除数(除数单元23)；接收对应的通道的采样阀值(阀值单元25)；接收对应的通道的品质质量(品质质量单元26)；接收SV报文头(SV帧头单元24)；AD采集模拟量数据(AD采集的模拟量数据213)；2)选择发送通道27并进行运算：将该模拟量数据与对应的采样阀值进行阈值比较28，获取品质域的无效位信息；根据通道选择信息对所选通道进行乘除运算(将二次值转换为一次值29)；根据通道选择信息对所选通道进行品质域修正210；3)SV报文组帧211：将SV报文头、通道乘除结果、品质域修正结果进行组帧；并添加目的地址、源地址、校验域；每次组SV帧时序更新采样计数值和采样同步域信息；4)发送SV报文215：通过以太网发送SV报文；其中，通道单元21、乘数单元22、除数单元23、采样阀值单元25、品质质量单元26、SV帧头单元24是软件下发到FPGA内部存储单元的配置信息。本实施例中，AD采集的模拟量数据213不是软件下发的，是FPGA进行采集的，该处的优点就是AD采集数据无需经过软件层，而直接由硬件将AD采集数据进行SV组帧发送，从而提高了数据传输效率。本专利技术提供的由FPGA实现SV报文组帧及发送的方法，利用FPGA芯片实现SV报文组帧、阈值比较、品质位获取以及二次值到一次值的乘除运算，相较于使用传统的CPU芯片进行SV报文组帧和发送而言，效率更高；且组帧形式更加灵活，对AD采集的模拟量数据可以任何选择通道进行SV报文组帧。本实施例中，组帧格式如下表所示：在本专利技术的一个优选实施例中，所述步骤3)中，组SV帧以每秒钟4KHz的频率进行，秒头处计数值为0，计数范围为0～3999。当然，本实施例中的频率的具体数值不限于4KHz，具体的数值的选择，需要根据设计要求进行选择，对此不做限制。在本专利技术的一个实施例中，优选，所述步骤1)的配置信息的接收只能在不使能SV报文发送的情况下进行配置或修改。以上所述仅为本专利技术的实施例，并非因此限制本专利技术的专利范围，凡是利用本专利技术说明书及附图内容所作的等效结构，或直接或间接运用在其他相关的
，均同理包括在本专利技术的专利保护范围内。本文档来自技高网...

【技术保护点】
1.一种由FPGA实现SV报文组帧及发送的方法，其特征在于：包括步骤：1)接收软件下发的配置信息：接收采集数据的通道选择；接收对应的通道要进行的乘法运算的乘数；接收对应的通道要进行的除法运算的除数；接收对应的通道的采样阀值；接收对应的通道的品质质量；接收SV报文头；AD采集模拟量数据；2)选择发送通道并进行运算：将该模拟量数据与对应的采样阀值进行阈值比较，获取品质域的无效位信息；根据通道选择信息对所选通道进行乘除运算；根据通道选择信息对所选通道进行品质域修正；3)SV报文组帧：将SV报文头、通道乘除结果、品质域修正结果进行组帧；并添加目的地址、源地址、校验域；每次组SV帧时序更新采样计数值和采样同步域信息；4)发送SV报文：通过以太网发送SV报文。

【技术特征摘要】
1.一种由FPGA实现SV报文组帧及发送的方法，其特征在于：包括步骤：1)接收软件下发的配置信息：接收采集数据的通道选择；接收对应的通道要进行的乘法运算的乘数；接收对应的通道要进行的除法运算的除数；接收对应的通道的采样阀值；接收对应的通道的品质质量；接收SV报文头；AD采集模拟量数据；2)选择发送通道并进行运算：将该模拟量数据与对应的采样阀值进行阈值比较，获取品质域的无效位信息；根据通道选择信息对所选通道进行乘除运算；根据通道选择信息对所选通道进行品质域修正；3)SV报文组帧：将...

【专利技术属性】
技术研发人员：赵立，王涛，肖庆华，余传坤，苏忠阳，蔡泽祥，
申请(专利权)人：广州穗华能源科技有限公司，
类型：发明
国别省市：广东,44