电子系统及其上、下电状态检测电路技术方案

一种电子系统及其上、下电状态检测电路，所述电子系统包括主电路和IO接口电路，所述上、下电状态检测电路包括：第一电平转换电路，其第一输入端接入所述主电路的电源电压，其第二输入端接入所述IO接口电路的电源电压，所述第一电平转换电路适于对所述主电路的电源电压进行电平转换，以产生上下电检测信号，所述上下电检测信号处于所述IO接口电路的电源电压界定的电源域。本发明专利技术方案既可以有效检测所述主电路和IO接口电路的上电状态还可以有效检测所述主电路的下电状态，并具有较低的漏电流，较宽的电源电压适用范围，较小的电路面积。

Electronic system and its upper and lower power state detection circuit

An electronic system and an on-off and off-off state detection circuit comprising a main circuit and an IO interface circuit, the on-off and off-off state detection circuit comprising a first level conversion circuit, a first input terminal connected with the power supply voltage of the main circuit, and a second input terminal connected with the power supply voltage of the IO interface circuit. The first level conversion circuit is adapted to level conversion of the power supply voltage of the main circuit to generate a power up and down detection signal in the power supply domain defined by the power supply voltage of the IO interface circuit. The scheme can not only effectively detect the power-on state of the main circuit and the IO interface circuit, but also effectively detect the power-off state of the main circuit, and has lower leakage current, wider power supply voltage applicable range and smaller electric pavement area.

【技术实现步骤摘要】
电子系统及其上、下电状态检测电路
本专利技术涉及电子电路设计领域，特别涉及一种电子系统及其上、下电状态检测电路。
技术介绍
在集成电路(IntegratedCircuit，简称IC)中，通常至少可以包括主电路和IO(Input/Output)接口电路两个电路域。其中，主电路可以包括所述IO接口电路以外的其他功能电路，一般被称为内核电路，也可以被称为是知识产权(IntellectualProperty，简称IP)核。以所述主电路为IP核为例。IO接口电路具有输入/输出双向端口。在芯片内部，IP核可以发送数据信号至IO接口电路进行信号输出，也可以接收IO接口电路输入的数据信号进行读取。一般来说，IP核和IO接口电路处于不同的电源域，例如，IP核的电源电压为1.2V，IO接口电路的电源电压为2.5V。在芯片内部上电时，通常先对IO接口电路供电，而后对IP核供电；下电时，通常先对IP核下电，而后对IO接口电路下电。但是，由于IP核在未上电时传输至IO接口电路的数据信号的电平逻辑是浮动(floating)的，可能会引起IO电路中产生漏电流，这与产品低功耗的需求严重相悖。因此，需要对芯片中的主电路和IO接口电路的上、下电情况进行检测。当检测到仅有IO接口电路上电而主电路未上电时，将检测产生的具有确定电平逻辑的数据信号传输至IO接口电路，对IO接口电路的输入逻辑进行设置，以避免产生上述漏电流，节约功耗。现有技术中存在一种采用了高电平选择的方式，对主电路和IO接口电路的上、下电检测的电路，该电路能够在集成电路的IO接口电路上电后，检测主电路是否上电，然而，当所述主电路上电后又下电时，是无法检测到的。因此，现有技术中的上、下电状态检测电路具有功能缺陷，无法实现对主电路下电状态的有效检测。
技术实现思路
本专利技术解决的一个技术问题是如何实现电子系统中主电路和IO接口电路的上、下电状态的有效检测。为解决上述技术问题，本专利技术实施例提供一种电子系统的上、下电状态检测电路，所述电子系统包括主电路和IO接口电路，所述上、下电状态检测电路包括：第一电平转换电路，其第一输入端接入所述主电路的电源电压，其第二输入端接入所述IO接口电路的电源电压，所述第一电平转换电路适于对所述主电路的电源电压进行电平转换，以产生上下电检测信号，所述上下电检测信号处于所述IO接口电路的电源电压界定的电源域。可选地，所述第一电平转换电路包括：第一N型开关，适于在其控制端为逻辑高电平时导通并在其控制端为逻辑低电平时关断，所述第一N型开关的控制端耦接所述第一电平转换电路的第一输入端，所述第一N型开关的第一端耦接参考端，所述IO接口电路的电源电压经由第一P型开关接入所述第一N型开关的第二端，其中，所述参考端为逻辑低电平；第一反相器，其输入端耦接所述第一N型开关的控制端，其正电源端直接或间接地接入所述IO接口电路的电源电压，其负电源端耦接所述参考端；第二N型开关，适于在其控制端为逻辑高电平时导通并在其控制端为逻辑低电平时关断，所述第二N型开关的控制端耦接所述第一反相器的输出端，所述第二N型开关的第一端耦接所述参考端，所述IO接口电路的电源电压经由第二P型开关接入所述第二N型开关的第二端；所述第一P型开关，适于在其控制端为逻辑低电平时导通并在其控制端为逻辑高电平时关断，所述第一P型开关的第一端接入所述IO接口电路的电源电压，所述第一P型开关的第二端耦接所述第一N型开关；所述第二P型开关，适于在其控制端为逻辑低电平时导通并在其控制端为逻辑高电平时关断，所述第二P型开关的第一端接入所述IO接口电路的电源电压，所述第二P型开关的第二端耦接所述第二N型开关。可选地，所述上、下电状态检测电路还包括：降压电路，适于对所述IO接口电路的电源电压进行降压，所述第一反相器的正电源端经由所述降压电路接入所述IO接口电路的电源电压。可选地，所述降压电路包括：一个二极管或串联的多个二极管。可选地，所述二极管包括：第一PMOS管，其栅极耦接其漏极并耦接所述二极管的负极，其源极耦接所述二极管的正极。可选地，所述一个二极管或所述多个二极管与各自的导通控制电路并联，所述导通控制电路接入对应的控制信号和使能信号，当所述使能信号为有效电平时，所述导通控制电路导通以使得所述二极管被短接，当所述使能信号为无效电平时，所述导通控制电路根据所述控制信号导通或者断路。可选地，所述控制信号由所述主电路提供；所述使能信号为所述上下电检测信号或者基于所述上下电检测信号生成，当所述主电路上电时，所述使能信号为所述无效电平，当所述主电路下电时，所述使能信号为所述有效电平。可选地，所述导通控制电路包括：短接开关，其控制端接入所述控制信号，其第一端耦接所述二极管的正极，其第二端耦接所述二极管的负极；使能开关，适于在其控制端为所述有效电平时导通并在其控制端为所述无效电平时关断，其控制端接入所述使能信号，其第一端耦接所述短接开关的控制端，其第二端耦接所述参考端。可选地，所述短接开关为第二PMOS管，所述使能开关为NMOS管。可选地，所述控制信号由所述主电路提供；所述导通控制电路还包括：第二电平转换电路，适于对所述控制信号进行电平转换，使得转换后的所述控制信号处于所述IO接口电路的电源电压界定的电源域。可选地，所述上、下电状态检测电路还包括：静电保护电路，所述主电路的电源电压经由所述静电保护电路接入所述第一N型开关的控制端和所述第一反相器的输入端。可选地，所述静电保护电路为电阻。可选地，所述上、下电状态检测电路还包括：缓冲器，适于提高所述上下电检测信号的驱动能力。为解决上述技术问题，本专利技术实施例还提供一种电子系统，包括所述上、下电状态检测电路以及所述主电路和IO接口电路。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：在本专利技术实施例电子系统的上、下电状态检测电路中，所述电子系统可以包括主电路和IO接口电路，所述上、下电状态检测电路可以包括：第一电平转换电路，其第一输入端接入所述主电路的电源电压，其第二输入端接入所述IO接口电路的电源电压，所述第一电平转换电路适于对所述主电路的电源电压进行电平转换，以产生上下电检测信号，所述上下电检测信号处于所述IO接口电路的电源电压界定的电源域。其中，在所述IO接口电路的电源电压建立完成且所述主电路的电源电压未建立时，所述上下电检测信号可以为第一逻辑电平(例如：逻辑低电平)，在所述IO接口电路的电源电压建立完成且所述主电路的电源电压建立完成时，所述上下电检测信号可以为第二逻辑电平(例如：逻辑高电平)，在所述IO接口电路的电源电压建立完成的情况下，若所述主电路下电，则所述上下电检测信号恢复为所述第一逻辑电平。因此，本专利技术实施例的上、下电状态检测电路可以实现对所述主电路和IO接口电路的上电状态的有效检测。进一步而言，所述第一电平转换电路可以包括第一N型开关、第一反相器、第二N型开关、第一P型开关和第二P型开关，均为开关器件，不包括占用电路面积较大的电阻和电容，相比现有技术方案，本专利技术方案电路布线简单，电路集成度较高，具有较小的电路面积。进一步而言，本专利技术实施例的上、下电状态检测电路还可以包括：降压电路，适于对所述IO接口电路的电源电压进行降压，所述第一反相器的正电源端经由所述降压电路接入所述本文档来自技高网...

【技术保护点】
1.一种电子系统的上、下电状态检测电路，所述电子系统包括主电路和IO接口电路，其特征在于，所述上、下电状态检测电路包括：第一电平转换电路，其第一输入端接入所述主电路的电源电压，其第二输入端接入所述IO接口电路的电源电压，所述第一电平转换电路适于对所述主电路的电源电压进行电平转换，以产生上下电检测信号，所述上下电检测信号处于所述IO接口电路的电源电压界定的电源域。

【技术特征摘要】
1.一种电子系统的上、下电状态检测电路，所述电子系统包括主电路和IO接口电路，其特征在于，所述上、下电状态检测电路包括：第一电平转换电路，其第一输入端接入所述主电路的电源电压，其第二输入端接入所述IO接口电路的电源电压，所述第一电平转换电路适于对所述主电路的电源电压进行电平转换，以产生上下电检测信号，所述上下电检测信号处于所述IO接口电路的电源电压界定的电源域。2.根据权利要求1所述的上、下电状态检测电路，其特征在于，所述第一电平转换电路包括：第一N型开关，适于在其控制端为逻辑高电平时导通并在其控制端为逻辑低电平时关断，所述第一N型开关的控制端耦接所述第一电平转换电路的第一输入端，所述第一N型开关的第一端耦接参考端，所述IO接口电路的电源电压经由第一P型开关接入所述第一N型开关的第二端，其中，所述参考端为逻辑低电平；第一反相器，其输入端耦接所述第一N型开关的控制端，其正电源端直接或间接地接入所述IO接口电路的电源电压，其负电源端耦接所述参考端；第二N型开关，适于在其控制端为逻辑高电平时导通并在其控制端为逻辑低电平时关断，所述第二N型开关的控制端耦接所述第一反相器的输出端，所述第二N型开关的第一端耦接所述参考端，所述IO接口电路的电源电压经由第二P型开关接入所述第二N型开关的第二端；所述第一P型开关，适于在其控制端为逻辑低电平时导通并在其控制端为逻辑高电平时关断，所述第一P型开关的第一端接入所述IO接口电路的电源电压，所述第一P型开关的第二端耦接所述第一N型开关；所述第二P型开关，适于在其控制端为逻辑低电平时导通并在其控制端为逻辑高电平时关断，所述第二P型开关的第一端接入所述IO接口电路的电源电压，所述第二P型开关的第二端耦接所述第二N型开关。3.根据权利要求2所述的上、下电状态检测电路，其特征在于，还包括：降压电路，适于对所述IO接口电路的电源电压进行降压，所述第一反相器的正电源端经由所述降压电路接入所述IO接口电路的电源电压。4.根据权利要求3所述的上、下电状态检测电路，其特征在于，所述降压电路包括：一个二极管或串联的多个二极管。5.根据权利要求4所述的上、下电状态检测电路，其特征在于，所述...

【专利技术属性】
技术研发人员：耿彦，陈捷，马晓媛，朱恺，尚超华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31