半导体器件制造技术

本发明专利技术提供了一种半导体器件。半导体器件包括设置在衬底上、并在第一方向上延伸的第一导线；设置在第一导线上方并在第一方向上延伸的第二导线；以及设置在第一导线与第二导线之间并且串联连接的第一数据存储结构和第一选择器结构。第一数据存储结构包括第一下部数据存储电极、第一数据存储图案和第一上部数据存储电极。第一下部数据存储电极包括面向第一上部数据存储电极并与第一上部数据存储电极竖直对齐的第一部分。第一数据存储图案包括背对彼此的第一侧表面和第二侧表面。第一上部数据存储电极和第一下部数据存储电极的第一部分被设置为与第一数据存储图案的第二侧表面相比更靠近第一数据存储图案的第一侧表面。

semiconductor device

The invention provides a semiconductor device. A semiconductor device includes a first wire disposed on a substrate and extended in the first direction; a second wire disposed above the first wire and extended in the first direction; and a first data storage structure and a first selector structure disposed between the first wire and the second wire and connected in series. The first data storage structure includes a first lower data storage electrode, a first data storage pattern, and a first upper data storage electrode. The first lower data storage electrode includes a first portion facing the first upper data storage electrode and vertically aligned with the first upper data storage electrode. The first data storage pattern comprises a back side surface and a second side surface. The first upper data storage electrode and the first part of the first data storage electrode are arranged closer to the first side surface of the first data storage pattern than the second side surface of the first data storage pattern.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2017年3月28日在韩国知识产权局提交的韩国专利申请No.10-2017-0039012的优先权和权益，该韩国专利申请的全部专利技术构思通过引用合并于本申请中。
本专利技术构思涉及半导体器件，并且更具体地，涉及具有数据存储图案的半导体器件。
技术介绍
相变随机存取存储器(PRAM)器件和电阻式随机存取存储器(RRAM)器件使用信息存储材料，这些信息存储材料可以根据电流或电压改变电阻值，并且即使中断电流或电压供应，这些信息存储材料也能够保持电阻值。为了提高诸如PRAM或RRAM的存储器器件的集成度，开发了三维布置的存储单元。
技术实现思路
根据本专利技术构思的示例性实施例，半导体器件包括：第一导线，所述第一导线设置在衬底上，并在平行于所述衬底的表面的第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方，并在垂直于所述第一方向且平行于所述衬底的表面的第二方向上延伸；以及，第一数据存储结构和第一选择器结构，所述第一数据存储结构和所述第一选择器结构设置在所述第一导线与所述第二导线之间并且串联连接。所述第一数据存储结构包括第一下部数据存储电极、设置在所述第一下部数据存储电极上的第一数据存储图案和设置在所述第一数据存储图案上的第一上部数据存储电极，所述第一下部数据存储电极包括面向所述第一上部数据存储电极并与所述第一上部数据存储电极竖直对齐的第一部分，所述第一数据存储图案包括背对彼此的第一侧表面和第二侧表面，并且，所述第一上部数据存储电极和所述第一下部数据存储电极的所述第一部分被设置为相比于所述第一数据存储图案的所述第二侧表面更靠近所述第一数据存储图案的所述第一侧表面。根据本专利技术构思的示例性实施例，半导体器件包括：第一导线，所述第一导线设置在衬底上，并在平行于所述衬底的表面的第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方，并在垂直于所述第一方向且平行于所述衬底的表面的第二方向上延伸；以及，第一数据存储结构，所述第一数据存储结构置于所述第一导线与所述第二导线之间。所述第一数据存储结构包括在垂直于所述衬底的表面的方向上依次布置的第一下部数据存储电极、第一数据存储图案和第一上部数据存储电极，所述第一数据存储图案包括背对彼此的第一侧表面和第二侧表面，并且，所述第一上部数据存储电极被设置为相比于所述第一数据存储图案的所述第二侧表面更靠近所述第一数据存储图案的所述第一侧表面。根据本专利技术构思的示例性实施例，半导体器件包括：第一字线，所述第一字线设置在衬底上，并在平行于所述衬底的表面的第一方向上延伸；位线，所述位线设置在所述第一字线上方，并在垂直于所述第一方向且平行于所述衬底的表面的第二方向上延伸；第二字线，所述第二字线设置在所述位线上并在所述第一方向上延伸；第一数据存储结构，所述第一数据存储结构位于所述第一字线与所述位线之间；以及，第二数据存储结构，所述第二数据存储结构位于所述位线与所述第二字线之间。所述第一数据存储结构包括在垂直于所述衬底的表面的方向上依次布置的第一下部数据存储电极、第一数据存储图案和第一上部数据存储电极。所述第一下部数据存储电极的第一部分具有所述第一方向上的宽度和所述第二方向上的长度，所述第二方向上的长度大于所述第一方向上的宽度。所述第一上部数据存储电极具有与所述第一下部数据存储电极的所述第一部分相同的所述第一方向上的宽度和相同的所述第二方向上的长度。所述第一数据存储图案在所述第一方向上的宽度大于所述第一下部数据存储电极的所述第一部分在所述第一方向上的宽度。附图说明通过下面结合附图进行的详细描述，将更加清楚地理解本专利技术构思的以上和其他方面、特征和优点，在附图中：图1是示出了根据本专利技术构思的示例性实施例的半导体器件的透视图；图2是示出了根据本专利技术构思的示例性实施例的半导体器件的透视图；图3A和图3B是示出了根据本专利技术构思的示例性实施例的半导体器件的修改示例的平面图；图4A是示出了根据本专利技术构思的示例性实施例的半导体器件的修改示例的截面图；图4B是示出了图4A中示出的组件的一部分的透视图；图5是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图6是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图7A是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图7B是示出了图7A中示出的组件的一部分的透视图；图8A是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图8B是示出了图8A中示出的组件的一部分的透视图；图9A是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图9B是示出了图9A中示出的组件的一部分的透视图；图10是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的透视图；图11A是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图11B是示出了图11A中示出的组件的一部分的透视图；图12是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的透视图；图13A和图13B是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的平面图；图14是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图15是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图16是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图17是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的截面图；图18是示出了根据本专利技术构思的示例性实施例的半导体器件的另一个示例的透视图；图19至图30是示出了根据本专利技术构思的示例性实施例的形成半导体器件的方法的截面图；图31至图43是示出了根据本专利技术构思的其他示例性实施例的形成半导体器件的方法的截面图。具体实施方式在下文中，将参考附图来描述根据本专利技术构思的示例性实施例的半导体器件。首先，将参照图1来描述根据本专利技术构思的示例性实施例的半导体器件。图1是示出了根据本专利技术构思的示例性实施例的半导体器件的示意性透视图。参照图1，根据本专利技术构思的示例性实施例的半导体器件1可以包括在衬底3上的第一存储器区域LS和第二存储器区域US。第一存储器区域LS和第二存储器区域US可以在垂直于衬底3的表面3S的方向Z上依次布置。衬底3可以是半导体衬底。根据本专利技术构思的示例性实施例的半导体器件1可以包括：布置在衬底3与第一存储器区域LS之间的第一导线9，布置在第一存储器区域LS与第二存储区域US之间的第二导线75，以及布置在第二存储器区域US上的第三导线175。第一导线9可以被布置在设置在衬底3上的基底绝缘层6上，以具有在平行于衬底3的表面3S的第一方向X上延伸的线形。基底绝缘层6可以由氧化硅形成。第二导线75可以具有在平行于衬底3的表面3S且垂直于第一方向X的第二方向Y上延伸的线形。第三导线175可以具有在第一方向X上延伸且与第一导线9重叠的线形。第一导线9、第二导线75和第三导线175中的每一根导线均可以由诸如掺杂硅、金属(例如，W)、金属氮化物(例如，TiN或WN)和/或金属硅化物(例如，WSi或TSi)的导电材料形成。第一存储器区域LS可以包括串联连接的第一数据存储结本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一导线，所述第一导线设置在衬底上，并在平行于所述衬底的表面的第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方，并在垂直于所述第一方向且平行于所述衬底的表面的第二方向上延伸；以及第一数据存储结构和第一选择器结构，所述第一数据存储结构和所述第一选择器结构设置在所述第一导线与所述第二导线之间并且串联连接；其中，所述第一数据存储结构包括第一下部数据存储电极、设置在所述第一下部数据存储电极上的第一数据存储图案和设置在所述第一数据存储图案上的第一上部数据存储电极，所述第一下部数据存储电极包括面向所述第一上部数据存储电极并与所述第一上部数据存储电极竖直对齐的第一部分，所述第一数据存储图案包括背对彼此的第一侧表面和第二侧表面，并且所述第一上部数据存储电极和所述第一下部数据存储电极的所述第一部分被设置为相比于所述第一数据存储图案的所述第二侧表面更靠近所述第一数据存储图案的所述第一侧表面。

【技术特征摘要】
2017.03.28 KR 10-2017-00390121.一种半导体器件，包括：第一导线，所述第一导线设置在衬底上，并在平行于所述衬底的表面的第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方，并在垂直于所述第一方向且平行于所述衬底的表面的第二方向上延伸；以及第一数据存储结构和第一选择器结构，所述第一数据存储结构和所述第一选择器结构设置在所述第一导线与所述第二导线之间并且串联连接；其中，所述第一数据存储结构包括第一下部数据存储电极、设置在所述第一下部数据存储电极上的第一数据存储图案和设置在所述第一数据存储图案上的第一上部数据存储电极，所述第一下部数据存储电极包括面向所述第一上部数据存储电极并与所述第一上部数据存储电极竖直对齐的第一部分，所述第一数据存储图案包括背对彼此的第一侧表面和第二侧表面，并且所述第一上部数据存储电极和所述第一下部数据存储电极的所述第一部分被设置为相比于所述第一数据存储图案的所述第二侧表面更靠近所述第一数据存储图案的所述第一侧表面。2.根据权利要求1所述的半导体器件，其中，所述第一下部数据存储电极包括自所述第一部分的底部在所述第一方向上延伸的第二部分，并且所述第一数据存储图案与所述第一下部数据存储电极的所述第一部分接触并且与所述第一下部数据存储电极的所述第二部分间隔开。3.根据权利要求2所述的半导体器件，其中，所述第一数据存储图案与所述第一下部数据存储电极的所述第二部分重叠。4.根据权利要求1所述的半导体器件，其中，所述第一下部数据存储电极的所述第一部分具有所述第一方向上的宽度和所述第二方向上的长度，所述第二方向上的长度大于所述第一方向上的宽度。5.根据权利要求4所述的半导体器件，其中，所述第一上部数据存储电极具有与所述第一下部数据存储电极的所述第一部分相同的所述第一方向上的宽度和所述第二方向上的长度。6.根据权利要求1所述的半导体器件，其中，所述第一选择器结构具有相互背对的第一侧表面和第二侧表面，并且所述第一上部数据存储电极被设置为相比于所述第一选择器结构的所述第二侧表面更靠近所述第一选择器结构的所述第一侧表面。7.根据权利要求6所述的半导体器件，其中，所述第一选择器结构包括在垂直于所述衬底的表面的方向上依次布置的第一下部选择器电极、第一选择器图案和第一上部选择器电极，并且所述第一下部选择器电极为阈值开关器件。8.根据权利要求1所述的半导体器件，进一步包括：第三导线，所述第三导线设置在所述第二导线上方并与所述第一导线重叠；以及第二数据存储结构和第二选择器结构，所述第二数据存储结构和所述第二选择器结构置于所述第二导线与所述第三导线之间并且串联连接。9.根据权利要求8所述的半导体器件，其中，所述第二数据存储结构包括第二下部数据存储电极、设置在所述第二下部数据存储电极上的第二数据存储图案和设置在所述第二数据存储图案上的第二上部数据存储电极，所述第二下部数据存储电极包括面向所述第二上部数据存储电极并与所述第二上部数据存储电极竖直对齐的第一部分，并且所述第二下部数据存储电极的所述第一部分具有与所述第二上部数据存储电极相同的所述第二方向上的宽度和相同的所述第一方向上的长度。10.根据权利要求9所述的半导体器件，其中，所述第一下部数据存储电极包括自所述第一下部数据存储电极的所述第一部分的底部在所述第一方向上延伸的第二部分，并且所述第二下部数据存储电极包括自所述第二下部数据存储电极的所述第一部分的底部在所述第二方向上延伸的第二部分。11.根据权利要求9所述的半导体器件，其中，所述第一数据存储图案包括与所述第一下部数据存储电极接触的第一数据存储区域，并且所述第二数据存储图案包括与所述第二上部数据存储电极接触的第二数据存储区域。12.一种半导体器件，包括：第一导线，所述第一导线设置在衬底上，并在平行于所述衬底的表面的第一方向上延伸；第二导线，所述第二导线设置在所述第一导线上方，并在垂直于所述第一方向且平行于所述衬底的表面的第二方向上延伸；以及第一数据存储结构，所述第一数据存储结构置于所述第一导线与所述第二导线之间，其中，所述第一数据存储结构包括在垂直于所述衬底的表面...

【专利技术属性】
技术研发人员：寺井真之，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR