半导体存储元件制造技术

本发明专利技术公开一种半导体存储元件，包含一存储列，多个存储单元，一第一P型阱区，一第二P型阱区，以及一N型阱区，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域、多个第二区域、多个第三区域以及多个第四区域，每一个第一区域内都包含有一个该存储单元，各该第二区域、各该第三区域以及各该第四区域内，各自包含有一个电压接触件，以提供电压至该第一P型阱区，该第二P型阱区以及该N型阱区。另外该第一区域至该第四区域彼此之间不互相重叠。

Semiconductor memory element

The invention discloses a semiconductor storage element, which comprises a storage column, a plurality of storage units, a first P-type well area, a second P-type well area, and a N-type well area located between the first P-type well area and the second P-type well area. The semiconductor memory element is defined as having a plurality of first regions, a plurality of second regions, a plurality of third regions, and a plurality of fourth regions, each of which contains a storage unit, each of which contains a voltage contact member within the second region, each of the third regions, and each of the fourth regions, to provide Voltage to the first P type well region, the second P well region and the N well region. In addition, the first area to the fourth regions do not overlap each other.

【技术实现步骤摘要】
半导体存储元件
本专利技术涉及一种半导体存储元件，尤其是涉及一种由静态随机存取存储器(staticrandomaccessmemory，SRAM)组成的半导体存储元件。
技术介绍
在一嵌入式静态随机存取存储器(embeddedstaticrandomaccessmemory,embeddedSRAM)中，包含有逻辑电路(logiccircuit)和与逻辑电路连接的静态随机存取存储器。静态随机存取存储器本身属于一种挥发性(volatile)的存储单元(memorycell)，亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数据不流失，也就是不需作存储器更新的动作，这与同属挥发性存储器的动态随机存取存储器(DynamicRandomAccessMemory,DRAM)利用电容器带电状态存储数据的方式并不相同。静态随机存取存储器的存取速度相当快，因此有在电脑系统中当作快取存储器(cachememory)等的应用。
技术实现思路
本专利技术提供一种半导体存储元件，包含一第一P型阱区，该第一P型阱区的延伸方向与一第一方向平行，一第二P型阱区，该第二P型阱区的延伸方向与该第一方向平行，一N型阱区，沿着该第一方向延伸，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。其中，当由一平面图视向该半导体存储元件时，满足以下条件：(1)该半导体存储元件定义有多个第一区域，各该第一区域沿着该第一方向排列；(2)该半导体存储元件定义有至少一第二区域，至少一第三区域以及至少一第四区域，该第一区域、该第二区域；该第三区域以及该第四区域彼此互不重叠；(3)各该第二区域内还包含有一第一电压接触件，直接接触该N型阱区，并提供一第一电压至该N型阱区，各该第三区域内还包含有一第二电压接触件，直接接触该第一P型阱区，并提供一第二电压至该第一P型阱区，各该第四区域内还包含有一第三电压接触件，直接接触该第二P型阱区，并提供一第三电压至该第二P型阱区；以及(4)每一个第一区域内都包含有一个存储单元，各该存储单元并不位于该第二区域、该第三区域或该第四区域内，其中每一个该存储单元都包含有多个N型晶体管以及多个P型晶体管，各该P型晶体管都位于该N型阱区的一范围内，而各该N型晶体管位于该第一P型阱区的一范围内或该第二P型阱区的一范围内。在本专利技术的另外一实施例中，当由一平面图视向该半导体存储元件时，满足以下条件：(1)该半导体存储元件定义有多个第一区域，各该第一区域沿着该第一方向排列；(2)该半导体存储元件定义有至少一第二区域，至少一第三区域以及至少一第四区域，该第一区域、该第二区域；该第三区域以及该第四区域彼此互不重叠；(3)各该第二区域内还包含有一第一电压接触件，直接接触该N型阱区，并提供一第一电压至该N型阱区，各该第三区域内还包含有一第二电压接触件，直接接触该第一P型阱区，并提供一第二电压至该第一P型阱区，各该第四区域内还包含有一局部连接件，直接接触该第二P型阱区以及该第一P型阱区，并提供该第二电压至该第二P型阱区；以及(4)每一个第一区域内都包含有一个存储单元，各该存储单元并不位于该第二区域、该第三区域或该第四区域内，其中每一个该存储单元都包含有多个N型晶体管以及多个P型晶体管，各该P型晶体管都位于该N型阱区的一范围内，而各该N型晶体管位于该第一P型阱区的一范围内或该第二P型阱区的一范围内。附图说明图1为本专利技术第一优选实施例的半导体存储元件的部分上视图；图2为本专利技术静态随机存取存储器中一组六晶体管静态随机存取存储器(six-deviceSRAM,6T-SRAM)存储单元的电路图；图3为本专利技术优选实施例的第一区域101内的一存储单元MC的布局图；图4为本专利技术第一优选实施例的部分第一区域101、部分第二区域102、部分第三区域103以及部分第四区域104的示意图；图5为本专利技术第二优选实施例的部分第一区域101、部分第二区域102、部分第三区域103以及部分第四区域104的示意图。符号说明100半导体存储元件106T-SRAM存储单元11存储列24存储节点26存储节点52栅极线54扩散区56、56A、56B、56C、56D、56E；56F、56G、56H接触结构58、58A、58B第一金属层62第一电压接触件64第二电压接触件66第三电压接触件68局部连接件66第一连接结构68第二金属层69A、69B接触结构101第一区域102第二区域103第三区域104第四区域MC存储单元PL1第一上拉元件PD1第一下拉元件PL2第二上拉元件PD2第二下拉元件PG1第一存取元件PG2第二存取元件PW1第一P型阱区PW2第二P型阱区NWN型阱区LR左区域MR中央区域RR右区域Vcc电压源Vss电压源BL1位线BL2位线WL字符线NWL第一电压提供线PWLA第二电压提供线PWLB第三电压提供线A存储区P边缘区具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。请参考图1，其绘示根据本专利技术第一优选实施例的半导体存储元件的部分上视图。如图1所示，本专利技术的半导体存储元件100包含有多行存储列11彼此平行排列，每一行存储列11包含有多个存储单元MC(为简明附图，图1中仅标示出数个存储列MC)，各存储单元MC沿着一第一方向(例如Y方向)排列。存储单元MC例如是一静态随机存取存储器(SRAM)，更进一步，可能是一六晶体管静态随机存取存储器(6T-SRAM)或八晶体管静态随机存取存储器(8T-SRAM)等，但不限于此。为了简化附图，图1中省略静态随机存取存储器的内部结构，较为详细的静态随机存取存储器结构将会在后续段落说明。另外，在每一存储列11的下方基底中，形成有一第一P型阱区PW1、一第二P型阱区PW2以及一N型阱区NW。第一P型阱区PW1、第二P型阱区PW2以及N型阱区NW都沿着第一方向排列，且N型阱区NW位于第一P型阱区PW1与第二P型阱区PW2之间。本专利技术中，存储单元MC包含有多个N型晶体管以及多个P型晶体管(图1未示)，并且各P型晶体管设置在N型阱区NW范围内，N型晶体管设置在第一P型阱区PW1或是第二P型阱区PW2范围内。由于从上视图来看，第一P型阱区PW1、第二P型阱区PW2以及N型阱区NW都为长条形状并沿着第一方向延伸，因此具有制作工艺简单的优点。同时存储单元MC也沿着第一方向排列，因此同一存储列11上的所有存储单元MC可共享第一P型阱区PW1、第二P型阱区PW2以及N型阱区NW，结构较为简单。从上视图来看，半导体存储元件100的每一存储列11都定义有多个第一区域101、多个第二区域102、多个第三区域103以及多个第四区本文档来自技高网...

【技术保护点】
1.一种半导体存储元件，包含：第一P型阱区，该第一P型阱区的延伸方向与一第一方向平行；第二P型阱区，该第二P型阱区的延伸方向与该第一方向平行；N型阱区，延着该第一方向延伸，该N型阱区位于该第一P型阱区以及该第二P型阱区之间；其中，当由一平面图视向该半导体存储元件时，满足以下条件：(1)该半导体存储元件定义有多个第一区域，各该第一区域沿着该第一方向排列；(2)该半导体存储元件定义有至少一第二区域，至少一第三区域以及至少一第四区域，该第一区域、该第二区域；该第三区域以及该第四区域彼此互不重叠；(3)各该第二区域内还包含有第一电压接触件，直接接触该N型阱区，并提供一第一电压至该N型阱区，各该第三区域内还包含有第二电压接触件，直接接触该第一P型阱区，并提供一第二电压至该第一P型阱区，各该第四区域内还包含有第三电压接触件，直接接触该第二P型阱区，并提供一第三电压至该第二P型阱区；以及(4)每一个第一区域内都包含有一个存储单元，各该存储单元并不位于该第二区域、该第三区域或该第四区域内，其中每一个该存储单元都包含有多个N型晶体管以及多个P型晶体管，各该P型晶体管都位于该N型阱区的一范围内，而各该N型晶体管位于该第一P型阱区的一范围内或该第二P型阱区的一范围内。...

【技术特征摘要】
2017.03.28 TW 1061102851.一种半导体存储元件，包含：第一P型阱区，该第一P型阱区的延伸方向与一第一方向平行；第二P型阱区，该第二P型阱区的延伸方向与该第一方向平行；N型阱区，延着该第一方向延伸，该N型阱区位于该第一P型阱区以及该第二P型阱区之间；其中，当由一平面图视向该半导体存储元件时，满足以下条件：(1)该半导体存储元件定义有多个第一区域，各该第一区域沿着该第一方向排列；(2)该半导体存储元件定义有至少一第二区域，至少一第三区域以及至少一第四区域，该第一区域、该第二区域；该第三区域以及该第四区域彼此互不重叠；(3)各该第二区域内还包含有第一电压接触件，直接接触该N型阱区，并提供一第一电压至该N型阱区，各该第三区域内还包含有第二电压接触件，直接接触该第一P型阱区，并提供一第二电压至该第一P型阱区，各该第四区域内还包含有第三电压接触件，直接接触该第二P型阱区，并提供一第三电压至该第二P型阱区；以及(4)每一个第一区域内都包含有一个存储单元，各该存储单元并不位于该第二区域、该第三区域或该第四区域内，其中每一个该存储单元都包含有多个N型晶体管以及多个P型晶体管，各该P型晶体管都位于该N型阱区的一范围内，而各该N型晶体管位于该第一P型阱区的一范围内或该第二P型阱区的一范围内。2.如权利要求1所述的半导体存储元件，其中还包含有第一位线、第二位线以及多条字符线，每一个存储单元都包含有第一反向器以及第二反向器，该第一反向器包含有第一N型晶体管以及第一P型晶体管，该第二反向器包含有第二N型晶体管以及第二P型晶体管，且该第一反向器与该第二反向互相耦合，一第三N型晶体管，该第三N型晶体管具有源极以及漏极，分别与该第一反向器的该输出端以及该第一位线相连，一第四N型晶体管，该第四N型晶体管具有一源极以及一漏极，分别与该第二反向器的该输出端以及该第二位线相连，且该第三N型晶体管的一栅极以及该第四N型晶体管的一栅极都与该多条字符线中的其中一条字符线相连。3.如权利要求2所述的半导体存储元件，其中各该存储单元中的该第一P型晶体管与该第二P型晶体管位于该N型阱区的该范围内，该第一N型晶体管与该第三N型晶体管位于该第一P型阱区的该范围内，该第二N型晶体管与该第四N型晶体管位于该第二P型阱区的该一范围内。4.如权利要求2所述的半导体存储元件，其中该第一区域内还包含:与该第三N型晶体管以及该第一位线相连的第一接触；与该第四N型晶体管以及该第二位线相连的第二接触；与该多条字符线中的其中一条以及该第三N型晶体...

【专利技术属性】
技术研发人员：陈建宏，庄孟屏，施学浩，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71