非挥发性存储器结构及防止其产生编程干扰的方法技术

本发明专利技术公开一种非挥发性存储器结构及防止其产生编程干扰的方法，包括基底、至少一个存储单元、第一掺杂区、第二掺杂区与第三掺杂区。存储单元设置于基底上，且具有位于基底中的通道区。第一掺杂区、第二掺杂区与第三掺杂区在朝向通道区的排列方向上依序设置在基底中，且第一掺杂区最远离通道区。第一掺杂区与第三掺杂区为第一导电型，且第二掺杂区为第二导电型。

Non volatile memory structure and methods to prevent programming interference

The invention discloses a nonvolatile memory structure and a method for preventing programming interference, including a substrate, at least one memory cell, a first doping region, a second doping region and a third doping region. The storage unit is arranged on the substrate and has a passageway area located in the substrate. The first doping region, the second doping region and the third doping region are arranged in the substrate in an arrangement direction toward the channel region, and the first doping region is farthest away from the channel region. The first doped region and the third doped region are the first conductive type, and the second doped region is second conductive type.

【技术实现步骤摘要】
非挥发性存储器结构及防止其产生编程干扰的方法
本专利技术涉及一种存储器结构及其操作方法，且特别是涉及一种非挥发性存储器结构及防止其产生编程干扰的方法。
技术介绍
由于非挥发性存储器具有存入的数据在断电后也不会消失的优点，因此许多电器产品中必须具备此类存储器，以维持电器产品开机时的正常操作。然而，在对非挥发性存储器中的选定存储单元(selectedcell)进行编程操作时，常会对其附近的非选定存储单元造成编程干扰(programdisturbance)。
技术实现思路
本专利技术提供一种非挥发性存储器结构及防止其产生编程干扰的方法，由此可有效地防止产生编程干扰。本专利技术提出一种非挥发性存储器结构，包括基底、至少一个存储单元、第一掺杂区、第二掺杂区与第三掺杂区。存储单元设置于基底上，且具有位于基底中的通道区。第一掺杂区、第二掺杂区与第三掺杂区在朝向通道区的排列方向上依序设置在基底中，且第一掺杂区最远离通道区。第一掺杂区与第三掺杂区为第一导电型，且第二掺杂区为第二导电型。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，存储单元包括第一介电层、电荷存储层、第二介电层与导体层。第一介电层设置于基底上。电荷存储层设置于第一介电层上。第二介电层设置于电荷存储层上。导体层设置于第二介电层上。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，电荷存储层的材料例如是掺杂多晶硅或氮化硅。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，存储单元还可包括两个第四掺杂区。第四掺杂区设置于导体层两侧的基底中，且通道区位于相邻两个第四掺杂区之间。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，存储单元的数量例如是多个，且可由存储单元串接成存储单元串。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，相邻两个存储单元可共用一第四个掺杂区。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，还可包括第五掺杂区与第六掺杂区。第五掺杂区与第六掺杂区分别设置于存储单元串两侧的基底中。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，还可包括源极线接触窗与位线接触窗。源极线接触窗电连接至第五掺杂区。位线接触窗电连接至第六掺杂区。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，还可包括第一选择栅极结构与第二选择栅极结构。第一选择栅极结构设置于第五掺杂区与存储单元串的一末端之间。第二选择栅极结构设置于第六掺杂区与存储单元串的另一末端之间。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，还可包括第一虚拟存储单元与第二虚拟存储单元。第一虚拟存储单元设置于第一选择栅极结构与存储单元串的一末端之间。第二虚拟存储单元设置于第二选择栅极结构与存储单元串的另一末端之间。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，排列方向例如是朝向基底的表面的方向。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，第二掺杂区的两末端还可延伸至基底的表面，以包围存储单元区。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，排列方向例如是平行于通道长度方向。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，第一掺杂区例如是位于源极线接触窗下方。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，还可包括隔离用掺杂区。隔离用掺杂区设置于第一掺杂区、第二掺杂区与第三掺杂区下方，且隔离用掺杂区的两末端更可延伸至基底的表面，以包围存储单元区。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，第一导电型例如是N型与P型中的一者，且第二导电型例如是N型与P型中的另一者。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，在进行提供空穴至通道区的操作时，施加第一电压至第一掺杂区，施加第二电压至第二掺杂区，施加第三电压至第三掺杂区，其中第一电压大于第二电压，且第二电压大于第三电压。依照本专利技术的一实施例所述，在上述非挥发性存储器结构中，第一电压、第二电压与第三电压可为正电压或负电压。本专利技术提出一种防止非挥发性存储器结构产生编程干扰的方法，包括以下步骤。提供非挥发性存储器结构。非挥发性存储器结构包括基底、至少一个存储单元、第一掺杂区、第二掺杂区与第三掺杂区。存储单元设置于基底上，且具有位于基底中的通道区。第一掺杂区、第二掺杂区与第三掺杂区在朝向通道区的排列方向上依序设置在基底中，且第一掺杂区最远离通道区。第一掺杂区与第三掺杂区为第一导电型，且第二掺杂区为第二导电型。在对存储单元进行编程操作之前，施加第一电压至第一掺杂区，施加第二电压至第二掺杂区，施加第三电压至第三掺杂区，其中第一电压大于第二电压，且第二电压大于第三电压。依照本专利技术的一实施例所述，在上述防止非挥发性存储器结构产生编程干扰的方法中，第一电压、第二电压与第三电压可为正电压或负电压。基于上述，在本专利技术所提出的非挥发性存储器结构中，第一掺杂区、第二掺杂区与第三掺杂区在朝向通道区的排列方向上依序设置在基底中，且第一掺杂区与第三掺杂区为第一导电型，第二掺杂区为第二导电型。因此，第一掺杂区、第二掺杂区与第三掺杂区可在基底中形成双极接面晶体管(bipolarjunctiontransistor，BJT)结构，由此可在进行编程操作之前提供空穴到存储单元的通道区，使得空穴与通道区的电子再结合(recombine)，以降低通道区与控制栅极之间的压差，进而可有效地防止对非选定存储单元造成编程干扰。此外，在本专利技术所提出的防止非挥发性存储器结构产生编程干扰的方法中，在对存储单元进行编程操作之前，施加第一电压至第一掺杂区，施加第二电压至第二掺杂区，施加第三电压至第三掺杂区，其中第一电压大于第二电压，且第二电压大于第三电压，由此可提供空穴到存储单元的通道区，使得空穴与通道区的电子再结合，以降低通道区与控制栅极之间的压差，进而可有效地防止对非选定存储单元造成编程干扰。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1为本专利技术一实施例的非挥发性存储器结构的剖视图；图2为本专利技术另一实施例的非挥发性存储器结构的剖视图；图3为本专利技术一实施例的防止非挥发性存储器结构产生编程干扰的方法的流程图。符号说明100、200：非挥发性存储器结构102：基底104：存储单元106、106a、108、108a、110、110a、122、124、126、：掺杂区112：通道区114、118、128、142、146：介电层116：电荷存储层120：导体层130：源极线接触窗132：位线接触窗134、136：选择栅极结构138、140：虚拟存储单元141：间隙壁层144、148：选择栅极150：隔离用掺杂区CL：通道长度CR：存储单元区CS：存储单元串D1、D2：排列方向S100、S102：步骤具体实施方式图1为本专利技术一实施例的非挥发性存储器结构的剖视图。请参照图1，非挥发性存储器结构100包括基底102、至少一个存储单元104、掺杂区106、掺杂区108与掺杂区110。在此实施例中，非挥发性存储器结构100是以反及(NAND)型闪存存储器为例来进行说明，但本专利技术并不以此为限。在此实施例中，存储单元104的数量是以多个为例来进行说明，但本专利技术并不以此为限。此外，可由存储单元104本文档来自技高网...

【技术保护点】
1.一种非挥发性存储器结构，包括：基底；至少一存储单元，设置于该基底上，且具有位于该基底中的一通道区；以及第一掺杂区、第二掺杂区与第三掺杂区，在朝向该通道区的一排列方向上依序设置在该基底中，且该第一掺杂区最远离该通道区，其中该第一掺杂区与该第三掺杂区为一第一导电型，且该第二掺杂区为一第二导电型。

【技术特征摘要】
2017.03.31 TW 1061110291.一种非挥发性存储器结构，包括：基底；至少一存储单元，设置于该基底上，且具有位于该基底中的一通道区；以及第一掺杂区、第二掺杂区与第三掺杂区，在朝向该通道区的一排列方向上依序设置在该基底中，且该第一掺杂区最远离该通道区，其中该第一掺杂区与该第三掺杂区为一第一导电型，且该第二掺杂区为一第二导电型。2.如权利要求1所述的非挥发性存储器结构，其中该至少一存储单元包括：第一介电层，设置于该基底上；电荷存储层，设置于该第一介电层上；第二介电层，设置于该电荷存储层上；以及导体层，设置于该第二介电层上。3.如权利要求2所述的非挥发性存储器结构，其中该电荷存储层的材料包括掺杂多晶硅或氮化硅。4.如权利要求2所述的非挥发性存储器结构，其中该至少一存储单元还包括两个第四掺杂区，设置于该导体层两侧的该基底中，且该通道区位于相邻两个第四掺杂区之间。5.如权利要求4所述的非挥发性存储器结构，其中该至少一存储单元的数量为多个，且由该些存储单元串接成一存储单元串。6.如权利要求5所述的非挥发性存储器结构，其中相邻两个存储单元共用一个第四掺杂区。7.如权利要求5所述的非挥发性存储器结构，还包括第五掺杂区与第六掺杂区，分别设置于该存储单元串两侧的该基底中。8.如权利要求7所述的非挥发性存储器结构，还包括：源极线接触窗，电连接至该第五掺杂区；以及位线接触窗，电连接至该第六掺杂区。9.如权利要求7所述的非挥发性存储器结构，还包括：第一选择栅极结构，设置于该第五掺杂区与该存储单元串的一末端之间；以及第二选择栅极结构，设置于该第六掺杂区与该存储单元串的另一末端之间。10.如权利要求9所述的非挥发性存储器结构，还包括：第一虚拟存储单元，设置于该第一选择栅极结构与该存储单元串的一末端之间；以及第二虚拟存储单元，设置于该第二选择栅极结构与该存储单元串的另一末端之间。11.如...

【专利技术属性】
技术研发人员：马晨亮，王子嵩，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71