具有嵌入闪存存储器的动态随机存储器元件及其制作方法技术

本发明专利技术公开一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法，包含有一半导体基底，具有一DRAM阵列区及一周边区，其中周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。多个DRAM存储单元，设于DRAM阵列区内。一闪存存储器，设于嵌入闪存存储器形成区内，其中闪存存储器包含一ONO存储结构及一闪存存储器栅极结构。一第一晶体管，设于第一晶体管形成区内。

Dynamic random access memory element with embedded flash memory and its making method

The invention discloses a dynamic random access memory element with an embedded flash memory and a manufacturing method thereof, which comprises a semiconductor substrate, a DRAM array area and a peripheral area, wherein the peripheral area comprises an embedded flash memory forming area and a first transistor forming area. Multiple DRAM storage units are located in the DRAM array area. A flash memory is located in the formation area of an embedded flash memory, wherein the flash memory comprises an ONO storage structure and a flash memory gate structure. A first transistor is located in the first transistor forming region.

【技术实现步骤摘要】
具有嵌入闪存存储器的动态随机存储器元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，特别是涉及一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法。
技术介绍
已知，为了进行芯片修复，动态随机存取存储器芯片中常设有冗置的电熔丝(eFuse)或激光熔丝(LaserFuse)。然而，冗置的电熔丝或激光熔丝十分占据芯片面积，且无重复写入功能。此外，激光熔丝的体积虽然比电熔丝小，但是需要额外的高压电路设计。因此，该
仍需要一种尺寸更加微缩的冗置嵌入元件，能提供芯片修复或测试功能，具有高可靠度且可重复写入，且能与动态随机存取存储器元件的制作工艺相容。
技术实现思路
本专利技术的主要目的在于提供一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法，以解决上述现有技术的不足与缺点。根据本专利技术一实施例，提供一种具有嵌入闪存存储器的动态随机存储器元件的制作方法。首先提供一半导体基底，具有一动态随机存储器(DRAM)阵列区及一周边区，其中该周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。于该DRAM阵列区及该周边区上形成至少一氧化硅-氮化硅-氧化硅(ONO)层。图案化该ONO层，以于该嵌入闪存存储器形成区上形成一ONO存储结构，并显露出该第一晶体管形成区内的该半导体基底。在该第一晶体管形成区内的该半导体基底上形成一第一栅极氧化层。在该DRAM阵列区及该周边区上全面沉积一第一栅极导电层。对该DRAM阵列区进行一接触洞蚀刻制作工艺，蚀穿该第一栅极导电层、该ONO层，及部分该半导体基底，以形成一接触洞。在该DRAM阵列区及该周边区上全面沉积一第二栅极导电层，且使该第二栅极导电层填入该接触洞，以形成一接触结构。在该第二栅极导电层上形成一金属层。图案化该金属层及该第一、第二栅极导电层，在该嵌入闪存存储器形成区内的该ONO存储结构上形成一闪存存储器栅极结构、在该第一晶体管形成区内形成一第一晶体管栅极结构，并于该DRAM阵列区形成至少一位线。根据本专利技术另一实施例，提供一种具有嵌入闪存存储器的动态随机存储器元件，包含有一半导体基底，具有一动态随机存储器(DRAM)阵列区及一周边区，其中该周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。多个DRAM存储单元，设于该DRAM阵列区内；一闪存存储器，设于该嵌入闪存存储器形成区内，其中该闪存存储器包含一ONO存储结构以及一闪存存储器栅极结构。一第一晶体管，设于该第一晶体管形成区内。为让本专利技术上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。附图说明图1至图7为本专利技术实施例所绘示的具有嵌入闪存存储器的动态随机存储器元件的制作方法的示意图。主要元件符号说明11DRAM存储单元12闪存存储器13第一晶体管14第二晶体管22沟槽绝缘结构30氧化硅-氮化硅-氧化硅(ONO)层30aONO存储结构42第一栅极氧化层44第二栅极氧化层50第一栅极导电层52第二栅极导电层60金属层100半导体基底101动态随机存储器(DRAM)阵列区(动态随机存取存储器阵列区)102周边区110接触洞111埋入字符线150接触结构161、162、163间隙壁171、172、173掺杂区210介电层220存储节点接触洞AA1嵌入闪存存储器形成区AA2第一晶体管形成区AA3第二晶体管形成区BL位线FG闪存存储器栅极结构TG1第一晶体管栅极结构TG2第二晶体管栅极结构SC存储节点接触C1、C2电容结构具体实施方式接下来的详细叙述是参照相关附图所示内容，用来说明可依据本专利技术具体实行的实施例。这些实施例已提供足够的细节，可使本领域技术人员充分了解并具体实行本专利技术。在不悖离本专利技术的范围内，仍可做结构或电性上的修改，并应用在其他实施例上。因此，以下详细描述并非用来对本专利技术加以限制。本专利技术涵盖的范围由其权利要求界定。与本专利技术权利要求具均等意义者，也应属本专利技术涵盖的范围。请参阅图1至图7，其为依据本专利技术实施例所绘示的具有嵌入闪存存储器的动态随机存储器存储器元件的制作方法。根据本专利技术实施例，所述嵌入闪存存储器为硅-氧化硅-氮化硅-氧化硅-硅(SONOS)型闪存存储器元件。如图1所示，首先提供一半导体基底100，其中半导体基底100可以例如是硅基底、含硅基底(例如SiC)、三五族基底(例如GaN)、三五族覆硅基底(例如GaN-on-silicon)、石墨烯覆硅基底(graphene-on-silicon)、硅覆绝缘(silicon-on-insulator，SOI)基底、含外延层的基底或其他合适的半导体基底等，但不限于此。根据本专利技术实施例，半导体基底100具有一动态随机存储器(DRAM)阵列区101及一周边区102，其中周边区102内还包含一嵌入闪存存储器形成区(或第一主动区域)AA1、一第一晶体管形成区(或第二主动区域)AA2，及一第二晶体管形成区(或第三主动区域)AA3。周边区102内还包含一沟槽绝缘结构22，将嵌入闪存存储器形成区AA1、第一晶体管形成区AA2及第二晶体管形成区AA3彼此电性绝缘隔离。根据本专利技术实施例，在DRAM阵列区101中已形成有多条埋入字符线(buriedwordline)111。由于埋入字符线111的做法为周知技术，故其细节不另赘述。在完成埋入字符线111的制作后，此时，半导体基底100具有一平坦表面。如图2所示，接着于DRAM阵列区101及周边区102上全面形成至少一氧化硅-氮化硅-氧化硅(ONO)层30。根据本专利技术实施例，ONO层30在后续进行位线蚀刻过程中，主要用来作为一蚀刻停止层。如图3所示，接着利用光刻及蚀刻制作工艺图案化ONO层30，以于嵌入闪存存储器形成区AA1上形成一ONO存储结构30a，并显露出第一晶体管形成区AA2及第二晶体管形成区AA3内的半导体基底的上表面。换言之，在此步骤中，除了DRAM阵列区101及嵌入闪存存储器形成区AA1以外，周边区102上其余区域的ONO层30均被去除。然后，在第一晶体管形成区AA2内的半导体基底100上形成一第一栅极氧化层42，再于第二晶体管形成区AA3内的半导体基底100上形成一第二栅极氧化层44，其中第一栅极氧化层42的厚度大于第二栅极氧化层44的厚度。接下来，在DRAM阵列区101及周边区102上全面沉积一第一栅极导电层50。根据本专利技术实施例，第一栅极导电层50包含多晶硅，但不限于此。如图4所示，接着对DRAM阵列区101进行一接触洞蚀刻制作工艺，利用光刻及蚀刻制作工艺，蚀穿第一栅极导电层50、ONO层30，及部分的半导体基底100，以形成一接触洞110。根据本专利技术实施例，接触洞110位于两条相邻的埋入字符线111之间。如图5所示，在完成DRAM阵列区101内的接触洞蚀刻制作工艺后，接着于DRAM阵列区101及周边区102上全面沉积一第二栅极导电层52，且使第二栅极导电层52填入接触洞110，以形成一接触结构150。根据本专利技术实施例，第二栅极导电层52包含多晶硅，但不限于此。根据本专利技术实施例，接着，可以选择回蚀刻第二栅极导电层52，移除部分的第二栅极导电层52。如图6所示，接着于第一栅极导电层50及第二栅极导电层52上形成本文档来自技高网...

【技术保护点】
1.一种具有嵌入闪存存储器的动态随机存储器元件的制作方法，包含有：提供一半导体基底，具有动态随机存储器(DRAM)阵列区及周边区，其中该周边区包含嵌入闪存存储器形成区及第一晶体管形成区；在该DRAM阵列区及该周边区上形成至少一氧化硅‑氮化硅‑氧化硅(ONO)层；图案化该ONO层，以于该嵌入闪存存储器形成区上形成一ONO存储结构，并显露出该第一晶体管形成区内的该半导体基底；在该第一晶体管形成区内的该半导体基底上形成一第一栅极氧化层；在该DRAM阵列区及该周边区上全面沉积一第一栅极导电层；对该DRAM阵列区进行一接触洞蚀刻制作工艺，蚀穿该第一栅极导电层、该ONO层，及部分该半导体基底，以形成一接触洞；在该DRAM阵列区及该周边区上全面沉积一第二栅极导电层，且使该第二栅极导电层填入该接触洞，以形成一接触结构；在该第二栅极导电层上形成一金属层；以及图案化该金属层及该第一、第二栅极导电层，在该嵌入闪存存储器形成区内的该ONO存储结构上形成一闪存存储器栅极结构、在该第一晶体管形成区内形成一第一晶体管栅极结构，并于该DRAM阵列区形成至少一位线。

【技术特征摘要】
1.一种具有嵌入闪存存储器的动态随机存储器元件的制作方法，包含有：提供一半导体基底，具有动态随机存储器(DRAM)阵列区及周边区，其中该周边区包含嵌入闪存存储器形成区及第一晶体管形成区；在该DRAM阵列区及该周边区上形成至少一氧化硅-氮化硅-氧化硅(ONO)层；图案化该ONO层，以于该嵌入闪存存储器形成区上形成一ONO存储结构，并显露出该第一晶体管形成区内的该半导体基底；在该第一晶体管形成区内的该半导体基底上形成一第一栅极氧化层；在该DRAM阵列区及该周边区上全面沉积一第一栅极导电层；对该DRAM阵列区进行一接触洞蚀刻制作工艺，蚀穿该第一栅极导电层、该ONO层，及部分该半导体基底，以形成一接触洞；在该DRAM阵列区及该周边区上全面沉积一第二栅极导电层，且使该第二栅极导电层填入该接触洞，以形成一接触结构；在该第二栅极导电层上形成一金属层；以及图案化该金属层及该第一、第二栅极导电层，在该嵌入闪存存储器形成区内的该ONO存储结构上形成一闪存存储器栅极结构、在该第一晶体管形成区内形成一第一晶体管栅极结构，并于该DRAM阵列区形成至少一位线。2.如权利要求1所述的具有嵌入闪存存储器的动态随机存储器元件的制作方法，其中该周边区还包含第二晶体管形成区，该方法还包含以下步骤：在该第二晶体管形成区内的该半导体基底上形成一第二栅极氧化层，其中该第一栅极氧化层的厚度大于该第二栅极氧化层的厚度。3.如权利要求2所述的具有嵌入闪存存储器的动态随机存储器元件的制作方法，其中还包含以下步骤：图案化该金属层及该栅极导电层，以于该第二晶体管形成区内形成一第二晶体管栅极结构。4.如权利要求1所述的具有嵌入闪存存储器的动态随机存储器元件...

【专利技术属性】
技术研发人员：永井享浩，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71