The invention discloses a semiconductor component and a manufacturing method thereof. A semiconductor element consists of a semiconductor substrate having a memory cell area and a peripheral area, a gate line arranged in the peripheral area, an etching stop layer covering the gate line and the semiconductor substrate, a first insulating layer covering the etching stop layer, two contact plugs arranged on the semiconductor substrate in the peripheral area, and two contact plugs arranged on the semiconductor substrate in the peripheral area. A second insulating layer is arranged on each contact plug and a pair of insulating layers arranged between the contacts. The contact plug is located on both sides of the grid line, and the contact plug runs through the etching stop layer and the first insulating layer to contact the semiconductor substrate. Second the insulating layer is not contacted with the etch stop layer.
【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术是涉及一种半导体元件及其制作方法,特别是涉及一种具有空气间隙的半导体元件及其制作方法。
技术介绍
传统制作动态随机存取存储器的方法是将晶体管制作于基底中,并通过字符线将排列在同一方向上的晶体管的栅极串联,然后于晶体管上设置与字符线交错的位线。接着,为了避免与位线或与字符线电连接,存储节点接触可通过任两相邻的字符线与任两相邻的位线所围绕出的区域与晶体管的源极/漏极区连接。然而,随着存储器单元的尺寸越来越小,位线与存储节点接触之间的间距会越来越近,使得位线与存储节点接触之间的阻容延迟(RCdelay)效应增加,进而影响元件运作。因此,在存储器单元的尺寸越来越小的趋势下,减少位线与存储节点接触之间的阻容延迟效应为业界努力的目标。
技术实现思路
本专利技术的主要目的之一在于提供一种半导体元件及其制作方法,以于位线与存储节点接触之间形成空气间隙,进而降低位线与存储节点接触之间的阻容延迟效应。本专利技术的一实施例提供一种半导体元件,包括半导体基底、栅极线、蚀刻停止层、第一绝缘层、两接触插塞、两接垫以及一第二绝缘层。半导体基底具有存储器单元区以及周边区。栅极线设置于周边区内的半导体基底上。蚀刻停止层覆盖于栅极线与周边区内的半导体基底上。第一绝缘层覆盖于蚀刻停止层上。接触插塞设置于周边区内的半导体基底上,并分别位于栅极线的两侧,且接触插塞贯穿蚀刻停止层与绝缘层,以与半导体基底接触。接垫分别设置于各接触插塞上。第二绝缘层设置于接垫之间,且第二绝缘层不与蚀刻停止层相接触。本专利技术的另一实施例提供一种半导体元件的制作方法。首先,提供半导体结构,其 ...
【技术保护点】
1.一种半导体元件,包括:半导体基底,具有一存储器单元区以及一周边区;栅极线,设置于该周边区内的该半导体基底上;蚀刻停止层,覆盖于该栅极线与该周边区内的该半导体基底上;第一绝缘层,覆盖于该蚀刻停止层上;两接触插塞,设置于该周边区内的该半导体基底上,并分别位于该栅极线的两侧,且该两个接触插塞贯穿该蚀刻停止层与该绝缘层,以与该半导体基底接触;两接垫,分别设置于各该接触插塞上;以及第二绝缘层,设置于该两个接垫之间,且该第二绝缘层不与该蚀刻停止层相接触。
【技术特征摘要】
1.一种半导体元件,包括:半导体基底,具有一存储器单元区以及一周边区;栅极线,设置于该周边区内的该半导体基底上;蚀刻停止层,覆盖于该栅极线与该周边区内的该半导体基底上;第一绝缘层,覆盖于该蚀刻停止层上;两接触插塞,设置于该周边区内的该半导体基底上,并分别位于该栅极线的两侧,且该两个接触插塞贯穿该蚀刻停止层与该绝缘层,以与该半导体基底接触;两接垫,分别设置于各该接触插塞上;以及第二绝缘层,设置于该两个接垫之间,且该第二绝缘层不与该蚀刻停止层相接触。2.如权利要求1所述的半导体元件,其中该第二绝缘层不与该两个接触插塞相接触。3.如权利要求1所述的半导体元件,其中该半导体基底具有多个主动区,位于该存储器单元区内,且该半导体元件另包括:位线结构,设置于该存储器单元区内的该半导体基底上;第一间隙壁,设置于该位线结构的一侧壁上;以及存储节点接触,设置于该位线结构之一侧,其中该第一间隙壁设置于该存储节点接触与该位线结构之间,且该存储节点接触与该第一间隙壁之间具有一空气间隙。4.如权利要求3所述的半导体元件,还包括第二间隙壁,设置于该空气间隙与该存储节点接触之间。5.一种半导体元件的制作方法,包括:提供一半导体结构,其中该半导体结构包括一半导体基底、一位线结构、一第一间隙壁、一牺牲间隙壁、一存储节点接触以及一绝缘图案,该位线结构、该第一间隙壁、该牺牲间隙壁、该存储节点接触以及该绝缘图案设置于该半导体基底上,该位线结构沿着一第一方向延伸,该第一间隙壁设置于该牺牲间隙壁与该位线结构之间,且该牺牲间隙壁设置于该第一间隙壁与该存储节点接触之间以及该第一间隙壁与该绝缘图案之间;在该半导体结构上覆盖一导电层;图案化该导电层,以形成一导电图案,并暴露出该绝缘图案以及一部分的该牺牲间隙壁;移除该牺牲间隙壁,以于该存储节点接触与该第一间隙壁之间形成一空气间隙;以及图案化该导电图案,以于该存储节点接触上形成一存储节点接垫。6.如权利要求5所述的半导体元件的制作方法,其中该半导体结构还包括一字符线结构,沿着一第二方向埋入该半导体基底中,且该导电...
【专利技术属性】
技术研发人员:张峰溢,李甫哲,陈界得,
申请(专利权)人:联华电子股份有限公司,福建省晋华集成电路有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。