The invention discloses a semiconductor device and a semiconductor device manufacturing method. The semiconductor device comprises a first conductive transistor and a second conductive transistor, each of which comprises: a gate insulating film formed on a substrate; a metal gate electrode formed on the gate insulating film; and a metal gate electric formed on the metal gate insulating film. The sidewall spacer at the extreme side wall. The gate insulating film is made of a high dielectric constant material; and in either of the first conductive transistor and the second conductive transistor, an offset spacer is formed between the side wall of the metal gate electrode and the inner wall of the side wall spacer, or between the first conductive transistor and the second conductive transistor. In the second transistor, the offset spacer with different thickness is formed. The invention can provide a semiconductor device with a fine structure and capable of optimizing gate length.
【技术实现步骤摘要】
半导体装置和半导体装置制造方法本申请是申请日为2011年10月21日、专利技术名称为“半导体装置”的申请号为201510969631.9专利申请(下文称“子案”)的分案申请。本申请是在国家知识产权局认为上述子案不符合单一性要求的情况下提出的,具体涉及所述子案的第二次审查意见通知书,其发文日为2018年3月13日、发文序号为2018030801263110。此外,上述子案是第201110322857.1号专利申请(下文称“母案”)的分案申请,该母案的申请日是2011年10月21日,专利技术名称是“半导体装置和半导体装置制造方法”。相关申请的交叉参考本申请包含与2010年10月29日向日本专利局提交的日本优先权专利申请JP2010-243251所公开的内容相关的主题,因此将该日本优先权申请的全部内容以引用的方式并入本文。
本专利技术涉及一种使用金属栅极电极的半导体装置以及这种半导体装置的制造方法。
技术介绍
在相关技术中,根据摩尔定律(Moore’slaw),半导体装置的集成度每18至24个月就会增加一倍。然而,在90nm节点附近的栅极隧道漏电流(gatetunnelleakagecurrent)是不能被忽视的,因此已经几乎完全停止了对MOSFET的栅极氧化物膜的薄化。另外,由于难以控制短沟道效应(shortchanneleffect),所以栅极长度的缩减进展缓慢。因此,难以提高MOSFET自身的性能,在90nm节点上或90nm节点之后已经利用诸如双应力衬里(DualStressLiner;DSL)或埋置的SiGe等机械应力来实现让迁移率提高的工程。在制造方面 ...
【技术保护点】
1.一种半导体装置,其包括第一导电型晶体管和第二导电型晶体管,其中,所述第一导电型晶体管和所述第二导电型晶体管每一者均包括:栅极绝缘膜,所述栅极绝缘膜形成在基体上;金属栅极电极,所述金属栅极电极形成在所述栅极绝缘膜上;以及侧壁间隔部,所述侧壁间隔部形成在所述金属栅极电极的侧壁处,所述栅极绝缘膜由高介电常数材料制成,并且在所述第一导电型晶体管和所述第二导电型晶体管任意一者中在所述金属栅极电极的侧壁与所述侧壁间隔部的内壁之间形成有偏移间隔部,或者在所述第一导电型晶体管和所述第二导电型晶体管中形成有不同厚度的偏移间隔部。
【技术特征摘要】
2010.10.29 JP 2010-2432511.一种半导体装置,其包括第一导电型晶体管和第二导电型晶体管,其中,所述第一导电型晶体管和所述第二导电型晶体管每一者均包括:栅极绝缘膜,所述栅极绝缘膜形成在基体上;金属栅极电极,所述金属栅极电极形成在所述栅极绝缘膜上;以及侧壁间隔部,所述侧壁间隔部形成在所述金属栅极电极的侧壁处,所述栅极绝缘膜由高介电常数材料制成,并且在所述第一导电型晶体管和所述第二导电型晶体管任意一者中在所述金属栅极电极的侧壁与所述侧壁间隔部的内壁之间形成有偏移间隔部,或者在所述第一导电型晶体管和所述第二导电型晶体管中形成有不同厚度的偏移间隔部。2.根据权利要求1所述的半导体装置,其中,所述第一导电型晶体管中所述侧壁间隔部之间的在栅极纵长方向上的距离与所述第二导电型晶体管中所述侧壁间隔部之间的在栅极纵长方向上的距离相同。3.根据权利要求1所述的半导体装置,其中,在所述基体上形成有鳍状半导体层,并且所述金属栅极电极和所述偏移间隔部形成在所述鳍状半导体层的沟道部中。4.根据权利要求1至3任一项所述的半导体装置,其中,所述第一导电型晶体管的所述金属栅极电极包括埋置金属层和第一导电型晶体管用WF金属层。5.根据权利要求1至3任一项所述的半导体装置,其中,所述第二导电型晶体管的所述金属栅极电极包括埋置金属层和第二导电型晶体管用WF金属层。6.一种半导体装置,其包括:栅极绝缘膜,所述栅极绝缘膜形成在基体上;金属栅极电极,所述金属栅极电极形成在所述栅极绝缘膜上;偏移间隔部,所述偏移间隔部形成在所述金属栅极电极的侧壁处;以及侧壁间隔部,所述侧壁间隔部形成在所述金属栅极电极的侧壁处,且所述侧壁间隔部与所述金属栅极电极之间夹着所述偏移间隔部,其中,所述栅极绝缘膜由高介电常数材料制成,并且各所述栅极绝缘膜是从所述金属栅极电极的底部到所述侧壁间隔部的内壁连续形成的,且所述栅极绝缘膜被夹在所述偏移间隔部与所述侧壁间隔部之间。7.根据权利要求6所述的半导体装置,其中,在所述基体上形成有鳍状半导体层,并且所述金属栅极电极和所述偏移间隔部形成在所述鳍状半导体层的沟道部中。8.一种半导体装置,其包括:栅极绝缘膜,所述栅极绝缘膜形成在基体上;WF金属层,所述WF金属层形成在所述栅极绝缘膜上;埋置金属层,所述埋置金属层形成在所述WF金属层上;偏移间隔部,所述偏移间隔部形成在所述WF金属层上的所述埋置金属层的侧壁处;以及侧壁间隔部,所述侧壁间隔部形成在所述埋置金属层的侧壁处,且所述侧壁间隔部与所述埋置金属层之间夹着所述偏移间隔部,其中,所述栅极绝缘膜由高介电常数材料制成。...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。