半导体结构及其形成方法技术

本发明专利技术提供一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构露出的基底上形成有第一介质层；在所述第一介质层顶部以及所述栅极结构顶部上形成第二介质层；形成贯穿所述第一介质层和第二介质层的第一通孔，所述第一通孔底部露出所述源漏掺杂区；在所述第一通孔底部露出的源漏掺杂区上形成金属硅化物层；形成所述金属硅化物层之后，形成贯穿所述第二介质层的第二通孔，所述第二通孔底部露出所述栅极结构顶部；形成与所述源漏掺杂区电连接的第一接触孔插塞；形成与所述栅极结构电连接的第二接触孔插塞。本发明专利技术形成的半导体结构的电学性能得到提高。

Semiconductor structure and its forming method

The invention provides a semiconductor structure and a forming method thereof, comprising: providing a substrate on which a grid structure is formed, an active drain doping region is formed in the substrate on both sides of the grid structure, and a first dielectric layer is formed on the substrate exposed by the grid structure; and at the top of the first dielectric layer, a gate structure is formed. A second dielectric layer is formed on the top of the gate structure; a first through hole penetrating the first dielectric layer and the second dielectric layer is formed, and the source-drain doping region is exposed at the bottom of the first through hole; a metal silicide layer is formed on the source-drain doping region exposed at the bottom of the first through hole; and after the metal silicide layer is formed, A second through hole penetrating the second dielectric layer is formed, and the bottom of the second through hole exposes the top of the gate structure; a first contact hole plug is formed electrically connected with the source-drain doping region; and a second contact hole plug is formed electrically connected with the gate structure. The electrical properties of the semiconductor structure formed by the invention are improved.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，特别涉及一种半导体结构及其形成方法。
技术介绍
随着半导体技术的飞速发展，半导体结构的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channeleffects)成为一个至关重要的技术问题。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。然而，现有技术形成的半导体结构的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构露出的基底上形成有第一介质层；在所述第一介质层顶部以及所述栅极结构顶部上形成第二介质层；形成贯穿所述第一介质层和第二介质层的第一通孔，所述第一通孔底部露出所述源漏掺杂区；在所述第一通孔底部露出的源漏掺杂区上形成金属硅化物层；形成所述金属硅化物层之后，形成贯穿所述第二介质层的第二通孔，所述第二通孔底部露出所述栅极结构顶部；在所述第一通孔中形成与所述源漏掺杂区电连接的第一接触孔插塞；在所述第二通孔中形成与所述栅极结构电连接的第二接触孔插塞。可选的，形成所述金属硅化物层的步骤包括：在所述第一通孔底部和侧壁、以及所述第二介质层顶部上形成金属层；对所述基底进行退火处理，使所述金属层与基底反应生成金属硅化物层；进行退火处理之后，去除未发生反应的所述金属层。可选的，所述第一接触孔插塞的材料为W；所述第二接触孔插塞的材料为W。可选的，所述金属硅化物层的材料包括TiSi或NiSi。可选的，所述金属硅化物层的厚度在30埃至150埃范围内。可选的，形成所述第二通孔的步骤包括：形成填充满所述第一通孔的牺牲层，且所述牺牲层还位于第二介质层顶部上；在所述牺牲层上形成图形层，所述图形层露出位于所述栅极结构上的牺牲层顶部；以所述图形层为掩膜，刻蚀位于所述栅极结构上的牺牲层以及第二介质层，形成所述第二通孔；形成所述第二通孔之后，去除所述牺牲层和图形层。可选的，去除所述牺牲层和图形层的工艺包括灰化工艺或者湿法工艺。可选的，形成所述栅极结构之后，形成所述第二介质层之前，在所述栅极结构顶部上还形成有盖帽层；所述形成方法还包括：在形成所述第一介质层之后，刻蚀去除部分厚度的栅极结构；在所述第一介质层上以及刻蚀后的栅极结构顶部上形成初始盖帽层，所述初始盖帽层顶部高于所述第一介质层顶部；去除高于所述第一介质层顶部的初始盖帽层，形成所述盖帽层。可选的，形成所述第二通孔的步骤包括：以所述盖帽层为刻蚀停止层，形成贯穿所述第二介质层的第二通孔，所述第二通孔露出所述盖帽层；形成所述第二通孔的步骤之后，形成所述第一接触孔插塞和第二接触孔插塞的步骤之前，所述形成方法还包括：去除所述第二通孔露出的所述盖帽层。可选的，所述盖帽层的厚度在20埃至80埃范围内。可选的，形成所述金属硅化物层的步骤之后，形成所述第二通孔的步骤之前，所述形成方法还包括：在所述第一通孔的底部和侧壁上形成阻挡层，所述阻挡层覆盖所述金属硅化物层；形成所述第二通孔的步骤之后，形成所述第一接触孔插塞和第二接触孔插塞的步骤之前，所述形成方法还包括：去除位于所述金属硅化物层顶部的阻挡层。可选的，所述阻挡层的厚度在15埃至50埃范围内。可选的，所述阻挡层的材料包括氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅、氮氧化硅或者无定形碳的一种或者多种。可选的，形成所述第一接触孔插塞和第二接触孔插塞的步骤包括：在所述第一通孔底部和侧壁、第二通孔底部和侧壁形成粘附层；形成所述粘附层之后，形成填充满所述第一通孔以及第二通孔的金属膜，所述金属膜顶部高于所述第二介质层顶部；对所述金属膜进行平坦化处理，去除高于所述第二介质层顶部的金属膜，形成所述第一接触孔插塞和所述第二接触孔插塞。可选的，提供基底的步骤中，所述基底包括衬底以及位于衬底上的多个分立的鳍部；所述栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部；所述源漏掺杂区位于所述栅极结构两侧的鳍部内。相应地，本专利技术还提供一种半导体结构，包括：基底，所述基底上具有栅极结构，所述栅极结构两侧的基底中具有源漏掺杂区，所述源漏掺杂区顶部具有金属硅化物层，所述栅极结构露出的基底上具有第一介质层；位于所述第一介质层顶部以及所述栅极结构顶部的第二介质层；贯穿位于所述源漏掺杂区上的第二介质层和第一介质层的第一接触孔插塞，且所述第一接触孔插塞与所述金属硅化物层电连接；贯穿位于所述栅极结构顶部上的第二介质层的第二接触孔插塞，且所述第二接触孔插塞与所述栅极结构电连接。可选的，所述第一接触孔插塞的材料为W；所述第二接触孔插塞的材料为W。可选的，所述金属硅化物层的厚度在30埃至150埃范围内。可选的，所述金属硅化物层的材料包括TiSi或NiSi。可选的，所述半导体结构还包括：位于所述第一通孔侧壁上的阻挡层。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的半导体结构的形成方法的技术方案中，先形成贯穿所述第一介质层和第二介质层的第一通孔，在所述第一通孔底部露出的源漏掺杂区上形成金属硅化物层；形成所述金属硅化物层之后，形成贯穿所述第二介质层的第二通孔；形成所述第二通孔之后，形成第一接触孔插塞。由于形成所述金属硅化物层之后，形成所述第一接触孔插塞，因此，在形成所述金属硅化物层的工艺过程中，所述第一接触孔插塞未与所述金属硅化物层相接触，从而避免了形成金属硅化物层的工艺过程中第一接触孔插塞与金属硅化物层发生化学反应的问题，防止第一接触孔插塞产生鼓包，从而解决了由于鼓包导致的第一接触孔插塞电阻增加的问题，提高了半导体结构的电学性能。同时，由于在形成金属硅化物层之后形成所述第二通孔以及第二接触孔插塞，也相应的避免了在第二接触孔插塞产生鼓包的问题，防止第二接触孔插塞接触电阻增加，从而提高了半导体结构的电学性能。可选方案中，在形成所述金属硅化物层的步骤之后，形成所述第二通孔的步骤之前，所述形成方法还包括：在所述第一通孔的底部和侧壁上形成阻挡层，所述阻挡层覆盖所述金属硅化物层。所述阻挡层避免所述金属硅化物层与牺牲层相互接触发生不良反应，从而进一步改善半导体结构的电学性能。附图说明图1至图9是一种半导体结构形成方法各步骤对应的结构示意图；图10至图21是本专利技术半导体结构一实施例形成方法各步骤对应的结构示意图。具体实施方式根据
技术介绍
形成的半导体结构的电学性能有待提高。现结合一种半导体结构的形成过程对半导体结构的电学性能有待提高的原因进行分析本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构露出的基底上形成有第一介质层；在所述第一介质层顶部以及所述栅极结构顶部上形成第二介质层；形成贯穿所述第一介质层和第二介质层的第一通孔，所述第一通孔底部露出所述源漏掺杂区；在所述第一通孔底部露出的源漏掺杂区上形成金属硅化物层；形成所述金属硅化物层之后，形成贯穿所述第二介质层的第二通孔，所述第二通孔底部露出所述栅极结构顶部；在所述第一通孔中形成与所述源漏掺杂区电连接的第一接触孔插塞；在所述第二通孔中形成与所述栅极结构电连接的第二接触孔插塞。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底中形成有源漏掺杂区，所述栅极结构露出的基底上形成有第一介质层；在所述第一介质层顶部以及所述栅极结构顶部上形成第二介质层；形成贯穿所述第一介质层和第二介质层的第一通孔，所述第一通孔底部露出所述源漏掺杂区；在所述第一通孔底部露出的源漏掺杂区上形成金属硅化物层；形成所述金属硅化物层之后，形成贯穿所述第二介质层的第二通孔，所述第二通孔底部露出所述栅极结构顶部；在所述第一通孔中形成与所述源漏掺杂区电连接的第一接触孔插塞；在所述第二通孔中形成与所述栅极结构电连接的第二接触孔插塞。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述金属硅化物层的步骤包括：在所述第一通孔底部和侧壁、以及所述第二介质层顶部上形成金属层；对所述基底进行退火处理，使所述金属层与基底反应生成金属硅化物层；进行退火处理之后，去除未发生反应的所述金属层。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一接触孔插塞的材料为W；所述第二接触孔插塞的材料为W。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硅化物层的材料包括TiSi或NiSi。5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硅化物层的厚度在30埃至150埃范围内。6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二通孔的步骤包括：形成填充满所述第一通孔的牺牲层，且所述牺牲层还位于第二介质层顶部上；在所述牺牲层上形成图形层，所述图形层露出位于所述栅极结构上的牺牲层顶部；以所述图形层为掩膜，刻蚀位于所述栅极结构上的牺牲层以及第二介质层，形成所述第二通孔；形成所述第二通孔之后，去除所述牺牲层和图形层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，去除所述牺牲层和图形层的工艺包括灰化工艺或者湿法工艺。8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅极结构之后，形成所述第二介质层之前，在所述栅极结构顶部上还形成有盖帽层；所述形成方法还包括：在形成所述第一介质层之后，刻蚀去除部分厚度的栅极结构；在所述第一介质层上以及刻蚀后的栅极结构顶部上形成初始盖帽层，所述初始盖帽层顶部高于所述第一介质层顶部；去除高于所述第一介质层顶部的初始盖帽层，形成所述盖帽层。9.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第二通孔的步骤包括：以所述盖帽层为刻蚀停止层，形成贯穿所述第二介质层的第二通孔，所述第二通孔露出所述盖帽层；形成所述第二通孔的步骤之后，形成所述第一接触孔插塞和第二接触孔...

【专利技术属性】
技术研发人员：周飞，洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31