半导体器件制造技术

一种半导体器件包括含第一基板的第一半导体芯片。第一磁隧道结在第一基板上。第二半导体芯片包括第二基板。第二磁隧道结在第二基板上。第二半导体芯片放置在第一半导体芯片上以形成芯片堆叠。第一磁隧道结的磁化翻转所需的第一临界电流密度不同于第二磁隧道结的磁化翻转所需的第二临界电流密度。

semiconductor device

A semiconductor device includes a first semiconductor chip including a first substrate. The first magnetic tunnel is connected to the first substrate. Second semiconductor chip includes second substrates. Second the magnetic tunnel is connected to the second substrate. Second semiconductor chips are placed on the first semiconductor chip to form chip stacking. The first critical current density required for magnetization reversal of the first magnetic tunnel junction is different from the second critical current density required for magnetization reversal of the second magnetic tunnel junction.

【技术实现步骤摘要】
半导体器件
本专利技术构思涉及半导体器件，更具体地，涉及包括嵌入式磁存储元件的半导体器件。
技术介绍
在当前的嵌入式半导体器件中，存储元件和逻辑元件通常一起集成在单个芯片上。这样的嵌入式半导体器件可以包括配置为存储用户数据的主存储元件以及配置为处理由用户请求的特定功能的功能电路。在现代电子设备中，期望非易失类型的存储器件，因为即使没有电源它们也会保留用户数据。闪速存储器件已经作为非易失性器件变得受欢迎。然而，闪速存储器件与相对慢的操作速度相关联，这会不利地影响所得系统的性能。磁存储器件已经因解决和消除闪速存储器件的局限性的潜力而被研究。磁存储器件以相对更高的速度运行并提供非易失特性；因此，磁存储器件已经作为下一代存储器件吸引了相当多的关注。这随着消费类电子产品要求更高的速度、更低的功耗和不断增长的集成度而尤其如此。
技术实现思路
本专利技术构思的实施方式涉及包括具有提高的保留特性的非易失性存储单元的半导体器件。实施方式还涉及具有相对高的速度和相对低的功耗的随机存取存储单元。根据本专利技术构思的示例性实施方式，一种半导体器件包括含第一基板的第一半导体芯片。第一磁隧道结在第一基板上。第二半导体芯片包括第二基板。第二磁隧道结在第二基板上。第二半导体芯片放置在第一半导体芯片上以形成芯片堆叠。第一磁隧道结的磁化翻转(magnetizationreversal)所需的第一临界电流密度不同于第二磁隧道结的磁化翻转所需的第二临界电流密度。根据本专利技术构思的示例性实施方式，一种半导体器件包括第一半导体芯片以及以芯片堆叠布置堆叠在第一半导体芯片上的第二半导体芯片。第一半导体芯片包括含第一区域和第二区域的第一基板、在第一区域处的第一存储结构、以及在第二区域处的第一逻辑结构。第二半导体芯片包括含第三区域和第四区域的第二基板、在第三区域处的第二存储结构、以及在第四区域处的第二逻辑结构。第一存储结构包括可作为非易失性存储(NVM)单元操作的第一存储单元，第二存储结构包括可作为随机存取存储(RAM)单元操作的第二存储单元。根据本专利技术构思的示例性实施方式，一种半导体器件包括第一半导体芯片和第二半导体芯片，第一半导体芯片包括在水平方向上延伸的第一基板和在第一基板上的第一磁隧道结，第二半导体芯片包括在水平方向上延伸的第二基板和在第二基板上的第二磁隧道结，第二半导体芯片放置在第一半导体芯片上以形成在相对于水平方向的垂直方向上延伸的芯片堆叠。第一磁隧道结具有第一磁隧道结的磁化翻转所需的第一临界电流密度。第二磁隧道结具有第二磁隧道结的磁化翻转所需的第二临界电流密度。磁化翻转所需的第一临界电流密度和第二临界电流密度是不同的。附图说明图1是示出根据本专利技术构思的示例性实施方式的半导体器件的简化框图。图2A和2B是示出图1中所示的存储结构的单位存储单元的示意图。图3A和3B是示出根据本专利技术构思的示例性实施方式的第一磁隧道结的概念图。图4A是部分地显示根据本专利技术构思的示例性实施方式的在图1中所示的第一存储结构的剖视图。图4B和4C是对应于图4A的部分A的放大图。图5A是部分地显示根据本专利技术构思的示例性实施方式的在图1中所示的第二存储结构的剖视图。图5B和5C是对应于图5A的部分B的放大图。图6是示出根据本专利技术构思的示例性实施方式的半导体封装的剖视图。图7是用于示出根据本专利技术构思的示例性实施方式的如图6中所示的芯片堆叠的与图6的部分M对应的放大剖视图。图8至11是用于说明根据本专利技术构思的示例性实施方式的制造芯片堆叠的方法的剖视图。图12是示出根据本专利技术构思的示例性实施方式的半导体封装的剖视图。图13是用于示出根据本专利技术构思的示例性实施方式的在图12中所示的芯片堆叠的与图12的部分M对应的放大剖视图。图14是显示根据本专利技术构思的示例性实施方式的半导体封装的剖视图。图15是用于示出根据本专利技术构思的示例性实施方式的芯片堆叠的与图14的部分M对应的放大剖视图。具体实施方式在下文中，将结合附图详细描述根据本专利技术构思的示例性实施方式的半导体器件。参照图1，半导体器件1可以包括构成芯片堆叠20的第一半导体芯片CH1和第二半导体芯片CH2。在一些实施方式中，第一半导体芯片CH1和第二半导体芯片CH2可以垂直地堆叠，因而彼此组合并且彼此电连接。在一些实施方式中，第一半导体芯片CH1和第二半导体芯片CH2可以在晶片上晶片、晶片上芯片或芯片上芯片键合(bonding)工艺中彼此连接。在一些实施方式中，第一半导体芯片CH1和第二半导体芯片CH2可以包括不同类型的半导体芯片。例如，在一些实施方式中，第一半导体芯片CH1可以包括含嵌入式可变电阻存储单元的逻辑芯片，第二半导体芯片CH2可以包括含具有非易失性存储单元特性的可变电阻存储元件的存储芯片。或者，在另外的实施方式中，第一半导体芯片CH1和第二半导体芯片CH2可以包括相对于彼此执行不同的功能并且每个可以含嵌入式可变电阻存储单元的逻辑芯片。采用不同类型半导体芯片的其它组合的芯片堆叠同样适用于本专利技术构思。在一些实施方式中，具体参照图1的实施方式，第一半导体芯片CH1可以包括设置在第一基板上的第一存储结构MS1和第一逻辑结构LS1，第二半导体芯片CH2可以包括设置在第二基板上的第二存储结构MS2和第二逻辑结构LS2。存储结构MS1和MS2的每个可以包括存储单元阵列。例如，存储单元阵列可以包括多个二维布置的存储单元或三维布置的存储单元、电连接到所述多个存储单元的多个字线、电连接到所述多个存储单元的多个位线、以及电连接到所述多个存储单元的多个源极线。存储单元的每个可以包括存储元件和选择元件。在一些实施方式中，存储元件可以包括可响应于施加的电脉冲在两个电阻状态之间切换或以其它方式转换的可变电阻元件。选择元件可以被配置为选择性地控制经过存储元件的电荷的流动。例如，选择元件可以包括PMOS晶体管和NMOS晶体管中的至少一个。逻辑结构LS1和LS2的每个可以包括用于执行预定逻辑操作的逻辑电路和/或用于驱动存储单元的外围电路。逻辑电路可以包括用于执行例如布尔逻辑功能(例如反相器、与、或、与非、或非等)或数据存储功能(例如触发器)的逻辑单元。在各种各样的实施方式中，外围电路可以包括行解码器、列选择电路、读取/写入电路和/或用于驱动(例如读取、写入或擦除操作)存储单元的控制逻辑。例如，在一些实施方式中，逻辑结构LS1和LS2的每个可以包括构成逻辑电路和/或外围电路的CMOS晶体管、电阻器、电容器和/或布线结构。图2A和2B是用于说明图1中所示的存储结构的单位存储单元的示意图。在下文中，第一存储结构MS1的单位存储单元可以被称为第一存储单元MC1，第二存储结构MS2的单位存储单元可以被称为第二存储单元MC2。参照图2A，第一存储单元MC1可以包括第一存储元件ME1和第一选择晶体管SE1。第一存储元件ME1可以具有薄膜结构。在一些实施方式中，元件的电阻可以通过施加经过第一存储元件ME1的电流而被改变，从而导致元件的磁化方向的改变。这被本领域技术人员称为自旋转移现象。第一存储元件ME1可以具有配置为表现出磁阻特性的薄膜结构，并且可以包括至少一种铁磁材料和/或至少一种反铁磁材料。例如，第一存储元件ME1可以包括含第一磁隧道结MTJ1的磁存储元件。在一些实施方式中，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一半导体芯片，其包括第一基板和在所述第一基板上的第一磁隧道结，以及第二半导体芯片，其包括第二基板和在所述第二基板上的第二磁隧道结，所述第二半导体芯片在所述第一半导体芯片上以形成芯片堆叠，其中所述第一磁隧道结的磁化翻转所需的第一临界电流密度不同于所述第二磁隧道结的磁化翻转所需的第二临界电流密度。

【技术特征摘要】
2017.03.27 KR 10-2017-00386501.一种半导体器件，包括：第一半导体芯片，其包括第一基板和在所述第一基板上的第一磁隧道结，以及第二半导体芯片，其包括第二基板和在所述第二基板上的第二磁隧道结，所述第二半导体芯片在所述第一半导体芯片上以形成芯片堆叠，其中所述第一磁隧道结的磁化翻转所需的第一临界电流密度不同于所述第二磁隧道结的磁化翻转所需的第二临界电流密度。2.根据权利要求1所述的半导体器件，其中，所述第一磁隧道结包括顺序地堆叠在所述第一基板上的第一钉扎层、第一隧道势垒层和第一自由层，所述第二磁隧道结包括顺序地堆叠在所述第二基板上的第二钉扎层、第二隧道势垒层和第二自由层，以及所述第一临界电流密度大于所述第二临界电流密度。3.根据权利要求2所述的半导体器件，其中，所述第一磁隧道结包括所述第一半导体芯片的第一存储单元，以及所述第二磁隧道结包括所述第二半导体芯片的第二存储单元，其中所述第一存储单元作为非易失性存储单元操作，所述第二存储单元作为随机存取存储单元操作。4.根据权利要求2所述的半导体器件，其中所述第一磁隧道结的所述第一自由层具有比所述第二磁隧道结的所述第二自由层的体积更大的体积。5.根据权利要求4所述的半导体器件，其中所述第一自由层具有比所述第二自由层的第二宽度更大的第一宽度。6.根据权利要求4所述的半导体器件，其中所述第一自由层具有比所述第二自由层的第二厚度更大的第一厚度。7.根据权利要求2所述的半导体器件，其中所述第一自由层包括具有比所述第二自由层的材料的饱和磁化强度更大的饱和磁化强度的材料。8.根据权利要求2所述的半导体器件，其中所述第一磁隧道结还包括在所述第一自由层上的第一低氧化物层，以及所述第二磁隧道结还包括在所述第二自由层上的第二低氧化物层，其中所述第一低氧化物层具有比所述第二低氧化物层的第四厚度更大的第三厚度。9.根据权利要求1所述的半导体器件，其中所述第一基板包括其中放置所述第一磁隧道结的第一区域和不同于所述第一区域的第二区域，以及所述第二基板包括其中设置所述第二磁隧道结的第三区域和不同于所述第三区域的第四区域，其中所述第一半导体芯片还包括：第一选择晶体管，其在所述第一区域处并且电连接到所述第一磁隧道结；第一逻辑晶体管，其在所述第二区域处；以及第一布线结构，其在所述第二区域处并且电连接到所述第一逻辑晶体管，以及其中所述第二半导体芯片还包括：第二选择晶体管，其在所述第三区域处并且电连接到所述第二磁隧道结；第二逻辑晶体管，其在所述第四区域处；以及第二布线结构，其在所述第四区域处并且电连接到所述第二逻辑晶体管。10.根据权利要求9所述的半导体器件，其中所述第一半导体芯片还包括第一连接层，所述第一连接层包括电连接到所述第一布线结构的第一金属焊盘，以及所述第二半导体芯片还包括第二连接层，所述第二连接层包括电连接到所述第二布线结构的第二金属焊盘，其中所述第一连接层和所述第二连接层彼此面对并且所述第一金属焊盘和所述第二金属焊盘彼此接触，使得所述第一半导体芯片和所述第二半导体芯片彼此电连接。11.一种半导体器件，包括：第...

【专利技术属性】
技术研发人员：金大植，高宽协，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR