控制信号驱动电路与驱动方法以及像素电路驱动方法技术

本发明专利技术提供一种控制信号驱动电路与驱动方法以及像素电路驱动方法，包括第一晶体管至第七晶体管、第一电容与第二电容，其中，需要提供第一时钟信号、第二时钟信号、高电源电压、低电源电压以及输入信号，最终输出控制信号以及输出信号；该控制信号驱动电路的结构简单，采用少量的晶体管以及电容实现控制信号的输出，便于集成化的实现，利于提高屏体的良率，并且该驱动电路的工作稳定，提高了控制信号的输出稳定性。

Control signal driving circuit and driving method, and pixel circuit driving method

The invention provides a control signal driving circuit and a driving method and a pixel circuit driving method, including a first transistor to a seventh transistor, a first capacitor and a second capacitor, wherein a first clock signal, a second clock signal, a high power supply voltage, a low power supply voltage, and an input signal are provided, and the final output control is provided. The structure of the control signal driving circuit is simple. A small number of transistors and capacitors are used to realize the output of the control signal. It is easy to realize the integration and improve the yield of the screen.

【技术实现步骤摘要】
控制信号驱动电路与驱动方法以及像素电路驱动方法
本专利技术涉及平面显示领域，具体涉及一种控制信号驱动电路与驱动方法以及像素电路驱动方法。
技术介绍
有机发光显示器(OrganicLightEmittingDisplay，OLED)以驱动方式可分为无源(PassiveMatrix，PMOLED)与有源(ActiveMatrix，AMOLED)。而有源有机发光显示器件(AMOLED)，即利用薄膜晶体管(ThinFilmTransistor，TFT)搭配电容(Capacitor)存储信号，来控制OLED的亮度灰阶表现。相比现在的主流平板显示技术薄膜晶体管液晶显示器(TFT-LCD)，AMOLED显示器具有高对比度、广视角、低功耗、厚度更薄等优点。常规有机发光显示器中不同的像素电路需要不同的驱动时序信号，比如2T1C(2个薄膜晶体管1个电容)像素电路，仅需要一个扫描(Scan)驱动信号，而一般像素补偿电路，称作mTnC(包含了m个薄膜晶体管，n个电容)像素电路，则需要数个扫描驱动信号以及数个控制信号，通过一定的时序互相配合，来弥补工艺的缺陷，提高屏体显示的一致性。现有的产生控制信号的驱动电路结构都比较复杂，如图1所示，其为现有技术中的驱动电路的结构示意图，包括15个薄膜晶体管(M1至M11以及M44、M55、M88与M99)与5个电容(C1至C5)，并且还需要多个信号，例如输入信号IN，高电源电压信号VGH，低电源电压信号VGL，三个时钟信号CK1、CK2与CK3，复位信号Reset，最终输出信号以及输出信号OUT1，OUT1作为下一级驱动电路的输入信号。该驱动电路的结构复杂，采用的薄膜晶体管以及电容的数量比较多，并且输入的信号也比较多，很容易造成输出信号的不稳定。并且如果将该驱动电路集成在有机发光显示器的屏体中，会过多的占用屏体的面积，影响屏体产出的良率，并且不利于成本的节约。因此，设计一种结构简单的控制信号驱动电路向像素电路提供控制信号是本领域技术人员亟需解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种控制信号驱动电路与驱动方法以及像素电路驱动方法，简化控制信号驱动电路，提供稳定的控制信号。为实现上述目的，本专利技术提供一种控制信号驱动电路，包括第一晶体管至第七晶体管、第一电容与第二电容，其中，所述第一晶体管的栅极、第四晶体管的栅极与第七晶体管的栅极均连接至第一时钟信号端，所述第一晶体管的第一电极连接至输入信号端，所述第一晶体管的第二电极与第二晶体管的栅极连接于节点N；所述第二晶体管的第二电极连接至第二时钟信号端；所述第二晶体管的第一电极、第三晶体管的栅极、第五晶体管的第一电极与第六晶体管的栅极连接于节点M；所述第三晶体管的第一电极、所述第四晶体管的第二电极以及所述第五晶体管的栅极相连接；所述第三晶体管的第二电极、所述第五晶体管的第二电极与所述第六晶体的第二电极均连接至高电源电压信号端；所述第四晶体管的第一电极与所述第七晶体管的第一电极连接至低电源电压信号端；所述第六晶体管的第一电极与所述第二电容的一端连接至控制信号端；所述第七晶体管的第二电极与所述第二电容的另一端相连接；所述第一电容连接于所述节点M与节点N之间。可选的，还包括第八晶体管，所述第八晶体管的栅极连接至所述节点M，所述第八晶体管的第一电极与所述第七晶体管的第二电极以及所述第二电容的另一端相连接，所述第八晶体管的第二电极连接至所述控制信号端。可选的，还包括第九晶体管，所述第九晶体管的栅极与所述第八晶体管的第一电极相连接，所述第九晶体管的第一电极连接至所述低电源电压端，所述第九晶体管的第二电极连接至所述控制信号端。可选的，所述节点M连接至输出信号端。可选的，所述第一电极为源极，所述第二电极为漏极；或者，所述第一电极为漏极，所述第二电极为源极。可选的，所述驱动电路的驱动时序包括三个阶段，第一阶段、第二阶段与第三阶段；在第一阶段，输入信号与第一时钟信号为低电平，第二时钟信号为高电平；在第二阶段，所述输入信号与所述第一时钟信号为高电平，所述第二时钟信号为低电平，输出一高电平的控制信号以及一低电平的输出信号；在第三阶段，所述第一时钟信号为低电平，所述输入信号与所述第二时钟信号为高低电平，输出一低电平的控制信号以及一高电平的输出信号。可选的，在第二阶段，所述输出信号作为下一级控制信号驱动电路的输入信号.相应的，本专利技术还提供一种控制信号驱动电路的驱动方法，采用如上所述的控制信号驱动电路生成控制信号，包括三个阶段：第一阶段：输入信号端提供输入信号，所述节点N端的电压为低电平；第二阶段：所述第二时钟信号为低电平，所述节点N端的电压小于2VGL，输出信号端输出低电平的输出信号，同时控制信号端输出高电平的控制信号；第三阶段：所述第一时钟信号为低电平，所述输入信号与所述第二时钟信号为高低电平，输出信号端输出高电平的输出信号，同时控制信号端输出低电平的控制信号。可选的，所述第二阶段的输出信号作为下一级控制信号驱动电路的输入信号。相应的，本专利技术还提供一种像素电路的驱动方法，采用如上所述的控制信号驱动电路提供控制信号。与现有技术相比，本专利技术提供的控制信号驱动电路与驱动方法以及像素电路驱动方法，简化了控制信号驱动电路的结构，采用少量的晶体管以及电容实现控制信号的输出，便于集成化的实现，利于提高屏体的良率，并且该驱动电路的工作稳定，提高了控制信号的输出稳定性。附图说明图1为现有技术中的控制信号驱动电路的结构示意图；图2为本专利技术一实施例所提供的控制信号驱动电路的结构示意图；图3为图2所示控制信号驱动电路的信号时序图。具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。图2为本专利技术一实施例所提供的控制信号驱动电路的结构示意图，如图2所示，本专利技术提出一控制信号驱动电路，包括第一晶体管M1至第七晶体管M7、第一电容C1与第二电容C2，其中，所述第一晶体管M1的栅极、第四晶体管M4的栅极与第七晶体管M7的栅极均连接至第一时钟信号端CLK1，所述第一晶体管M1的第一电极连接至输入信号端IN，所述第一晶体管M1的第二电极与第二晶体管M2的栅极连接于节点N；所述第二晶体管M2的第二电极连接至第二时钟信号端CLK2；所述第二晶体管M2的第一电极、第三晶体管M3的栅极、第五晶体管M5的第一电极与第六晶体管M6的栅极连接于节点M；所述第三晶体管M3的第一电极、所述第四晶体管M4的第二电极以及所述第五晶体管M5的栅极相连接；所述第三晶体管M3的第二电极、所述第五晶体管M5的第二电极与所述第六晶体M6的第二电极均连接至高电源电压信号端VGH；所述第四晶体管M4的第一电极与所述第七晶体管M7的第一电极连接至低电源电压信号端VGL；所述第七晶体管M7的第二电极与所述第二电容C2的另一端相连接；所述第六晶体管M6的第一电极与所述第二电容C2的一端连接至控制信号端；所述第一电容C1连接于所述节点M与节点N之间。所述控制信号驱动电路还包括第八晶体本文档来自技高网...

【技术保护点】
1.一种控制信号驱动电路，其特征在于，包括第一晶体管至第七晶体管、第一电容与第二电容，其中，所述第一晶体管的栅极、第四晶体管的栅极与第七晶体管的栅极均连接至第一时钟信号端，所述第一晶体管的第一电极连接至输入信号端，所述第一晶体管的第二电极与第二晶体管的栅极连接于节点N；所述第二晶体管的第二电极连接至第二时钟信号端；所述第二晶体管的第一电极、第三晶体管的栅极、第五晶体管的第一电极与第六晶体管的栅极连接于节点M；所述第三晶体管的第一电极、所述第四晶体管的第二电极以及所述第五晶体管的栅极相连接；所述第三晶体管的第二电极、所述第五晶体管的第二电极与所述第六晶体的第二电极均连接至高电源电压信号端；所述第四晶体管的第一电极与所述第七晶体管的第一电极连接至低电源电压信号端；所述第六晶体管的第一电极与所述第二电容的一端连接至控制信号端；所述第七晶体管的第二电极与所述第二电容的另一端相连接；所述第一电容连接于所述节点M与节点N之间。

【技术特征摘要】
1.一种控制信号驱动电路，其特征在于，包括第一晶体管至第七晶体管、第一电容与第二电容，其中，所述第一晶体管的栅极、第四晶体管的栅极与第七晶体管的栅极均连接至第一时钟信号端，所述第一晶体管的第一电极连接至输入信号端，所述第一晶体管的第二电极与第二晶体管的栅极连接于节点N；所述第二晶体管的第二电极连接至第二时钟信号端；所述第二晶体管的第一电极、第三晶体管的栅极、第五晶体管的第一电极与第六晶体管的栅极连接于节点M；所述第三晶体管的第一电极、所述第四晶体管的第二电极以及所述第五晶体管的栅极相连接；所述第三晶体管的第二电极、所述第五晶体管的第二电极与所述第六晶体的第二电极均连接至高电源电压信号端；所述第四晶体管的第一电极与所述第七晶体管的第一电极连接至低电源电压信号端；所述第六晶体管的第一电极与所述第二电容的一端连接至控制信号端；所述第七晶体管的第二电极与所述第二电容的另一端相连接；所述第一电容连接于所述节点M与节点N之间。2.如权利要求1所述的控制信号驱动电路，其特征在于，还包括第八晶体管，所述第八晶体管的栅极连接至所述节点M，所述第八晶体管的第一电极与所述第七晶体管的第二电极以及所述第二电容的另一端相连接，所述第八晶体管的第二电极连接至所述控制信号端。3.如权利要求2所述的控制信号驱动电路，其特征在于，还包括第九晶体管，所述第九晶体管的栅极与所述第八晶体管的第一电极相连接，所述第九晶体管的第一电极连接至所述低电源电压端，所述第九晶体管的第二电极连接至所述控制信号端。4.如权利要求3所述的控制信号驱动电路，其特征在于，所述节点M连接至输出信号端。5.如权利要求4...

【专利技术属性】
技术研发人员：胡思明，杨楠，朱晖，宋艳芹，
申请(专利权)人：昆山工研院新型平板显示技术中心有限公司，昆山国显光电有限公司，
类型：发明
国别省市：江苏,32