一种基于复合互连衬底的芯片封装结构及其方法技术

本发明专利技术属于半导体技术领域，具体为一种基于复合互连衬底的芯片封装结构及其方法。本发明专利技术的芯片封装结构，包括：具有上下两个凹槽的基板；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；第一引线柱若干根，分设于基板底部凹槽内侧；第二引线柱若干根，分设于芯片四周，第一引线柱与第二引线柱一一对应，且两者贴合；以及封装用光学玻璃。本发明专利技术通过带有凹槽的基板将芯片黏合至底部凹槽中，所得结构相比传统的四方无引脚扁平封装可减少25%的体积；利用铜柱作为接合垫取代传统的引线框架，使基板制造与成型在一步工艺完成，从而满足高密度封装要求；本发明专利技术制作成本较低，比晶圆级封装和3D封装更具实际应用价值。

Chip packaging structure and method based on composite interconnect substrate

The invention belongs to the semiconductor technical field, in particular to a chip packaging structure based on a composite interconnection substrate and a method thereof. The chip packaging structure of the invention comprises: a substrate with two upper and lower grooves; a chip is bonded to a bottom groove; a plastic mold material is injected into the top groove; a number of first lead posts are arranged inside the groove at the bottom of the substrate; a number of second lead posts are arranged around the chip, and the first lead posts and the second lead posts are arranged around the chip. One-to-one correspondence, and the two fit together; and optical glass for encapsulation. The chip is bonded to the bottom groove by a grooved substrate, and the volume of the chip is reduced by 25% compared with the traditional square pin-less flat package. The production cost of Ming is lower, which is more practical than wafer level packaging and 3D packaging.

【技术实现步骤摘要】
一种基于复合互连衬底的芯片封装结构及其方法
本专利技术属于半导体
，具体涉及一种基于复合互连衬底的芯片封装结构及其方法。
技术介绍
随着CMOS图像传感器高密度、集成电路封装小型化及多功能化的发展趋势，传统封装技术如板上芯片封装（COB），包括四方无引脚扁平封装（QFN）和特殊引脚芯片封装（PLCC），都难以满足CMOS图像传感器封装尺寸大的要求，因此减小CMOS图像传感器封装尺寸尤为重要。具有高互连密度、小尺寸优势的晶圆级封装（WLP）和3D封装因成本过高也难以在CMOS图像传感器封装中广泛应用。急需探索一种新型的CMOS图像传感器封装方法。
技术实现思路
为了解决上述问题，本专利技术的目的在于提供一种基于复合互连衬底的芯片封装结构及方法。本专利技术提供的基于复合互连衬底的芯片封装结构，包括：基板，其具有上下两个凹槽，顶部凹槽的长度小于底部凹槽的长度；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；第一引线柱，若干根，分设于基板底部凹槽内侧；第二引线柱，若干根，分设于芯片四周、与所述第一引线柱相应的位置，第一引线柱与所述第二引线柱一一对应，且两者贴合；以及光学玻璃，封装在所述基板上。本专利技术结构中，优选为，所述底部凹槽的长度为5mm~7mm，宽度为1mm~5mm，高度为0.1mm~0.2mm，所述顶部凹槽的长度为2mm~4mm，宽度为2mm~4mm，高度为0.5~1.5mm。本专利技术结构中，优选为，所述第一引线柱、所述第二引线柱为10根以上。例如为10-20根。本专利技术结构中，优选为，所述第一引线柱、所述第二引线柱的长度为0.5mm~0.7mm，宽度为0.1mm~0.5mm，高度为0.1mm~0.2mm。本专利技术结构中，优选为，所述第一引线柱、所述第二引线柱材料为铜、金或银。本专利技术提供的基于复合互连衬底的芯片封装方法，具体步骤为：制备带有凹槽的基板；凹槽有两个，分设在基板的顶部和底部，顶部凹槽的长度小于底部凹槽的长度；在基板底部凹槽内侧设置第一引线柱；准备芯片，将芯片贴合在基板底部凹槽中，在芯片四周设置第二引线柱，第二引线柱与第一引线柱的位置一一对应，且两者贴合；在基板四周装载基材形成闭合模具，并留有注入通道；通过注入通道将塑模材料注入到模腔，然后去除模具；封装光学玻璃，得到复合互连衬底的芯片封装结构。本专利技术封装方法中，优选为，芯片通过粘合剂贴合在基板底部凹槽中。本专利技术封装方法中，优选为，将所述芯片贴合在所述底部凹槽中的具体步骤为：将所述基底上下翻转，将银浆作为粘合剂滴入到所述底部凹槽中，在充满氮气的循环烘箱进行烘烤，使银浆固化。本专利技术封装方法中，优选为，所述芯片为CMOS图像传感器芯片。本专利技术封装方法中，优选为，所述塑模材料为环氧树脂模塑料。本专利技术的基于复合互连衬底的芯片封装结构及方法，利用薄膜辅助成型技术(FAM)将芯片嵌入衬底，将封装尺寸大幅度减少，相比传统的四方无引脚扁平封装（QFN）可减少25%的体积，适应封装尺寸减小的发展要求。利用铜柱作为接合垫取代传统的引线框架，使基板制造与成型在一步工艺完成，提高了集成密度，从而满足高密度封装要求。此外，成本相对低，比晶圆级封装（WLP）和3D封装更具实际应用价值。本专利技术适用于CMOS图像传感器芯片的封装。附图说明图1是本专利技术的基于复合互连衬底的芯片封装方法的流程图。图2是在底部凹槽中形成第一引线柱后的基板结构示意图。图3是将芯片贴合在底部凹槽中后的器件结构示意图。图4是形成闭合模具后的器件结构示意图。图5是注入塑模材料并去除模具后的器件结构示意图。图6是封装光学玻璃后的器件结构示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。在本专利技术的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。以下结合图1，针对本专利技术的基于复合互连衬底的芯片封装方法的各具体步骤进行详细说明。步骤S1，制备带有凹槽的基板100。具体而言，包括上下两个凹槽，顶部凹槽101的长度小于底部凹槽102的长度，在底部凹槽101的内侧设置第一引线柱103，所得结构如图2所示。其中，第一引线柱103优选为10根以上，均匀分布，互不接触干扰。第一引线柱的长度在0.5mm~0.7mm之间，宽度在0.1mm~0.5mm之间，高度在0.1mm~0.2mm之间。第一引线柱例如可以由铜、金、银等高导电率材料制成。顶部凹槽101的长度范围为2mm~4mm，宽度范围为2mm~4mm，高度范围为0.5~1.5mm。底部凹槽102的长度在5mm~7mm之间，宽度在1mm~5.5mm之间，高度在0.1mm~0.2mm之间。在具体的一例中，准备尺寸为长8mm×宽8mm×高1.2mm的PCB板作为基板，开设尺寸为长6.2mm×宽5.5mm×高0.2mm的底部凹槽，以及尺寸为长3mm×宽3mm×高1mm的顶部凹槽，在底部槽内边设置尺寸为长0.6mm×宽0.4mm×高0.2mm的铜柱。步骤S2，准备芯片200，在其四周与第一引线柱103相应的位置设置第二引线柱201。其中，第二引线柱201优选为10根以上，均匀分布，互不接触干扰。第二引线柱的长度在0.5mm~0.7mm之间，宽度在0.1mm~0.5mm之间，高度在0.1mm~0.2mm之间。第二引线柱例如可以由铜、金、银等高导电率材料制成，在本实施例中采用铜为第二引线柱。芯片200例如是CMOS图像传感器芯片。第二引线柱尺寸与第一引线柱尺寸相同，为长0.6mm×宽0.4mm×高0.2mm，保证两者接触良好。步骤S3，通过粘合剂300将芯片200贴合在底部凹槽102中，并使第一引线柱103与第二引线柱201贴合，所得结构如图3所示。具体而言，将基板100上下翻转，将银浆作为粘合剂滴入到底部凹槽102中，在充满氮气的循环烘箱进行烘烤，温度设定为170oC~175oC，烘烤时间为60min～120min，使银浆固化。步骤S4，将基板100上下翻转，在基板100四周装载基材形成闭合模具400，并留有注入通道401，所得结构如图4所示。步骤S5，通过注入通道401将塑模材料500注入到模腔，使顶部凹槽101完全被塑模材料500填充，然后去除模具400，所得结构如图5所示。本文档来自技高网...

【技术保护点】
1.一种基于复合互连衬底的芯片封装结构，其特征在于，包括：基板，其具有上下两个凹槽，顶部凹槽的长度小于底部凹槽的长度；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；第一引线柱，若干根，分设于基板底部凹槽内侧；第二引线柱，若干根，分设于芯片四周、与所述第一引线柱相应的位置，第一引线柱与所述第二引线柱一一对应，且两者贴合；以及光学玻璃，封装在所述基板上。

【技术特征摘要】
1.一种基于复合互连衬底的芯片封装结构，其特征在于，包括：基板，其具有上下两个凹槽，顶部凹槽的长度小于底部凹槽的长度；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；第一引线柱，若干根，分设于基板底部凹槽内侧；第二引线柱，若干根，分设于芯片四周、与所述第一引线柱相应的位置，第一引线柱与所述第二引线柱一一对应，且两者贴合；以及光学玻璃，封装在所述基板上。2.根据权利要求1所述的芯片封装结构，其特征在于，所述底部凹槽的长度为5mm~7mm，宽度为1mm~5mm，高度为0.1mm~0.2mm；所述顶部凹槽的长度为2mm~4mm，宽度为2mm~4mm，高度为0.5~1.5mm。3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述第一引线柱、所述第二引线柱为10根以上。4.根据权利要求3所述的芯片封装结构，其特征在于，所述第一引线柱、所述第二引线柱的长度为0.5mm~0.7mm，宽度为0.1mm~0.5mm，高度为0.1mm~0.2mm。5.根据权利要求1所述的芯片封装结构，其...

【专利技术属性】
技术研发人员：陈琳，王天宇，何振宇，孙清清，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31