一种阵列基板及其制作方法技术

本发明专利技术提供了一种阵列基板及其制作方法，包括：提供一基板，并在所述基板上方制备层叠设置的遮光层、第一缓冲层、多晶硅层、栅绝缘层、经图案化的第一金属、间绝缘层、第二缓冲层、经图案化的第二金属、第三缓冲层、经图案化的第一透明电极和钝化层；采用一道光罩工艺形成贯穿钝化层、第三缓冲层、第二缓冲层、栅绝缘层与多晶硅层接触的过孔；在钝化层表面制备图案化的第二透明电极，第二透明电极覆盖过孔表面，并与第二金属连接。本发明专利技术将栅绝缘层、第二缓冲层、第三缓冲层和钝化层通过一道过孔工艺实现各层的有效连接，进而将所需的四道光罩工艺节约为一道光罩工艺，极大的简化了阵列基板工艺流程和生产成本。

Array substrate and manufacturing method thereof

The invention provides an array substrate and a manufacturing method thereof, including: providing a substrate and preparing a laminated light-shielding layer, a first buffer layer, a polysilicon layer, a gate insulating layer, a patterned first metal, an interinsulating layer, a second buffer layer, a patterned second metal, and a third buffer layer above the substrate. The first transparent electrode and passivation layer are patterned; a light mask process is used to form a through hole through which the passivation layer, the third buffer layer, the second buffer layer and the gate insulating layer are in contact with the polysilicon layer; a patterned second transparent electrode is prepared on the surface of the passivation layer, and the second transparent electrode covers the through hole surface and is connected with the second metal. Then. The invention realizes the effective connection of each layer through a hole passing process of the gate insulating layer, the second buffer layer, the third buffer layer and the passivating layer, and consequently saves the required four-channel mask process into a mask process, thus greatly simplifying the process flow and production cost of the array substrate.

【技术实现步骤摘要】
一种阵列基板及其制作方法
本专利技术涉及显示
，具体涉及一种阵列基板及其制作方法。
技术介绍
低温多晶硅(Lowtemperaturepoly-silicon，简称LTPS)技术具有电子迁移率高的优点，能够有效的减小薄膜晶体管(thinfilmtransistor,简称TFT)器件的面积，从而提升像素的开口率，在增大面板显示亮度的同时可以降低整体的功耗，进而大幅度降低面板的制造成本，因此，LTPS工艺目前已成为液晶显示领域炙手可热的技术。但是，现有的LTPS工艺复杂，阵列基板膜层的数目较多，一般需要至少10层的膜层结构，这样就需要较多的光罩工艺来进行层膜结构的制备，同时延长了产品制作时间，增加了产品的关照成本、物料成本和运营成本。如何能够有效的降低阵列基板制作周期，提升产品的良率，提升产品的生产能力，降低产品的生产成本，是目前面板设计行业所关注的重点，也是增加公司市场竞争力的有效途径。因此目前亟须一种能够节省光罩工艺的ITPS阵列基板及其制作方法。
技术实现思路
本专利技术提供了一种阵列基板及其制作方法，以解决现有阵列基板制作工艺中，所需光罩工艺较多，导致产品生产工艺复杂，阵列基板制备成本较高的问题。为实现上述目的，本专利技术提供的技术方案如下：根据本专利技术的一个方面，提供了一种阵列基板的制作方法，所述阵列基板的制作方法包括如下步骤：步骤S10、提供一基板，并在所述基板上方依次制备层叠设置的遮光层、第一缓冲层和多晶硅层；步骤S20、在所述多晶硅层表面依次制备栅绝缘层、经图案化的第一金属，并对所述多晶硅层完成离子注入以形成两端的源漏极掺杂区和中间的沟道区；步骤S30、在所述间绝缘层的上方依次制备层叠设置的第二缓冲层、经图案化的第二金属、第三缓冲层、经图案化的第一透明电极和钝化层；步骤S40、采用一道光罩工艺形成过孔，所述过孔贯穿所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层与所述多晶硅层接触；步骤S50、在钝化层表面制备图案化的第二透明电极，所述第二透明电极覆盖所述过孔表面，并与所述第二金属连接。根据本专利技术一优选实施例，所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层的制备材料均为氮化硅和氧化硅中的至少一者。根据本专利技术一优选实施例，所述第一金属为栅极金属，所述第二金属为源漏极金属。根据本专利技术一优选实施例，所述第一透明电极为公共电极，所述第二透明电极为像素电极。根据本专利技术一优选实施例，所述像素电极通过过孔将所述钝化层、所述第三绝缘层、所述第二金属、所述第二缓冲层、所述间绝缘层、所述多晶硅层电性互连。根据本专利技术的另一个方面，提供了一种阵列基板，包括：基板；遮光层，设置在所述基板上方；第一缓冲层，设置在所述基板的上方，并覆盖所述遮光层；多晶硅层，设置在所述第一缓冲层的上方；栅绝缘层，设置在所述多晶硅层的上方；第一金属，设置在所述栅绝缘层的上方，并对应于所述多晶硅层位置；第二缓冲层，设置在所述栅绝缘层的上方，并覆盖所述第一金属；第二金属，设置在所述第二缓冲层的上方；第三缓冲层，设置在所述第二缓冲层的上方，并覆盖所述第二金属；第一透明电极，设置在所述第三缓冲层的上方；钝化层，设置在所述第三缓冲层的上方，并覆盖所述第一电极；第二透明电极，设置在所述钝化层的上方；过孔，所述过孔贯穿所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层与所述多晶硅层接触；其中，所述第二透明电极覆盖所述过孔表面，并与所述第二金属连接。根据本专利技术一优选实施例，所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层的制备材料均为氮化硅和氧化硅中的至少一者。根据本专利技术一优选实施例，所述第一金属为栅极金属，所述第二金属为源漏极金属。根据本专利技术一优选实施例，所述第一透明电极为公共电极，所述第二透明电极为像素电极。根据本专利技术一优选实施例，所述像素电极通过过孔将所述钝化层、所述第三绝缘层、所述第二金属、所述第二缓冲层、所述间绝缘层、所述多晶硅层电性互连。本专利技术的优点是，提供了一种阵列基板及其制作方法，将栅绝缘层、第二缓冲层、第三缓冲层和钝化层通过一道过孔工艺实现各层的有效连接，进而将所需的四道光罩工艺节约为一道光罩工艺，极大的简化了阵列基板工艺流程和生产成本。附图说明为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例中阵列基板的制作方法的流程示意图；图2a-2e为本专利技术实施例中阵列基板的制作方法的结构示意图；图3为本专利技术实施例中阵列基板结构示意图。具体实施方式以下各实施例的说明是参考附加的图示，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。在图中，结构相似的单元是用以相同标号表示。本专利技术针对现有阵列基板制作工艺中，所需光罩工艺较多，导致产品生产工艺复杂，阵列基板制备成本较高的问题，提出了一种阵列基板及其制作方法，本实施例能够改善该缺陷。下面结合附图和具体实施例对本专利技术做进一步的说明：图1为本专利技术实施例中LTPS阵列基板的制作方法的流程示意图；图2a-2e为本专利技术实施例中阵列基板的制作方法的结构示意图。如图1所示，本专利技术提供了一种阵列基板的制作方法，所述阵列基板的制作方法包括如下步骤：如图2a所示，步骤S10、提供一基板11，并在所述基板11上方依次制备层叠设置的遮光层12、第一缓冲层13和多晶硅层14a。进一步的，所述基板11为玻璃基板，一般作为阵列基板刚性衬底使用，在玻璃基板上进行LTPS工艺前，需要将玻璃基板清洗干净。遮光层12由不透明材料制备，既可以为金属材料也可以为无机物材料，在有的情况下，遮光层12也可以省略；缓冲层13制备在基板11的上方，并覆盖所述遮光层12，所述缓冲层13的制备材料为氮化硅和氧化硅中的至少一者，缓冲层13既可以阻挡外界微粒污染LTPS器件，也可以起到缓冲的作用。通常的，在步骤S10中需要采用2道光罩工艺，第一道光罩工艺用于制备遮光层12，第二道光罩工艺用于制备多晶层14a。如图2b所示，步骤S20、在所述多晶硅层14a表面依次制备栅绝缘层15、经图案化的第一金属16，并对所述多晶硅层14a完成离子注入以形成两端的源漏极掺杂区(包括源漏极轻掺杂区142和源漏极重掺杂区141)和中间的沟道区143。具体的，在所述栅绝缘层15制备第一金属层，对所述多晶硅层14a和所述第一金属层进行第一次蚀刻以形成源漏极重掺杂区141和初始图案的第一金属，随后对所述多晶硅层14a和所述初始图案的第一金属进行第二次蚀刻以形成源漏极轻掺杂区142和第一金属16，所述第一次蚀刻、所述第二次蚀刻均在第三道光罩工艺中制备。具体的，所述第一金属16为栅极金属，所述栅绝缘层15设置在所述第一缓冲层15的上方并覆盖所述多晶硅层14，所述栅绝缘层15的制备材料为氧化硅和氮化硅中的至少一者。如图2c所示，步骤S30、在所述间绝缘层15的上方依次制备本文档来自技高网...

【技术保护点】
1.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法包括如下步骤：步骤S10、提供一基板，并在所述基板上方依次制备层叠设置的遮光层、第一缓冲层和多晶硅层；步骤S20、在所述多晶硅层表面依次制备栅绝缘层、经图案化的第一金属，并对所述多晶硅层完成离子注入以形成两端的源漏极掺杂区和中间的沟道区；步骤S30、在所述间绝缘层的上方依次制备层叠设置的第二缓冲层、经图案化的第二金属、第三缓冲层、经图案化的第一透明电极和钝化层；步骤S40、采用一道光罩工艺形成过孔，所述过孔贯穿所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层与所述多晶硅层接触；步骤S50、在钝化层表面制备图案化的第二透明电极，所述第二透明电极覆盖所述过孔表面，并与所述第二金属连接。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法包括如下步骤：步骤S10、提供一基板，并在所述基板上方依次制备层叠设置的遮光层、第一缓冲层和多晶硅层；步骤S20、在所述多晶硅层表面依次制备栅绝缘层、经图案化的第一金属，并对所述多晶硅层完成离子注入以形成两端的源漏极掺杂区和中间的沟道区；步骤S30、在所述间绝缘层的上方依次制备层叠设置的第二缓冲层、经图案化的第二金属、第三缓冲层、经图案化的第一透明电极和钝化层；步骤S40、采用一道光罩工艺形成过孔，所述过孔贯穿所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层与所述多晶硅层接触；步骤S50、在钝化层表面制备图案化的第二透明电极，所述第二透明电极覆盖所述过孔表面，并与所述第二金属连接。2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述钝化层、所述第三缓冲层、所述第二缓冲层、所述栅绝缘层的制备材料均为氮化硅和氧化硅中的至少一者。3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一金属为栅极金属，所述第二金属为源漏极金属。4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第一透明电极为公共电极，所述第二透明电极为像素电极。5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述像素电极通过过孔将所述钝化层、所述第三绝缘层、所述第二金属、所述第二缓冲层、所述间绝缘层、所述多晶硅层电性互...

【专利技术属性】
技术研发人员：肖军城，田超，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42