阵列基板的制作方法技术

本发明专利技术提供一种阵列基板的制作方法。所述阵列基板的制作方法采用四道光罩制作阵列基板，且由阵列基板公共电极走线、钝化层及像素电极组成存储电容，存储电容的上下电极之间仅包含一层钝化层，能够有效提升单位面积的存储电容的大小，增大像素的开口率，同时存储电容结构中未包含半导体层，能够避免画面残留。

Method for making array substrate

The invention provides a method for manufacturing an array substrate. The fabrication method of the array substrate adopts four light masks to fabricate the array substrate, and the storage capacitor is composed of the common electrode wiring, passivation layer and pixel electrode of the array substrate. The upper and lower electrodes of the storage capacitor contain only one passivation layer, which can effectively increase the storage capacitance per unit area and increase the opening ratio of pixels. At the same time, there is no semiconductor layer in the storage capacitor structure, which can avoid screen residue.

【技术实现步骤摘要】
阵列基板的制作方法
本专利技术涉及显示
，尤其涉及一种阵列基板的制作方法。
技术介绍
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。通常液晶显示面板由彩膜基板(CF，ColorFilter)、薄膜晶体管基板(TFT，ThinFilmTransistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。现有的TFT基板的制作方法已从最初的7光罩(7Mask)技术发展为目前的4光罩(4Mask)技术，4个光罩分别用于形成：图案化的栅极、图案化的有源层和源/漏极、像素电极过孔及图案化的像素电极。在现有的4Mask技术中，像素单元中的存储电容一般都是金属-绝缘层-半导体层(MIS)结构，包括阵列基板公共电极(Acom)走线、位于Acom走线上的栅极绝缘层、位于所述栅极绝缘层上的有源层、位于所述有源层上的漏极金属层，由于液晶显示面板在工作过程中其驱动电压需要进行正负极性的切换，以避免液晶极化，这种MIS结构的存储电容会导致液晶显示面板的正负极性切换的过程中，正负周期的电荷量不同，进而导致画面残留(ImageStick，IS)现象，影响显示品质；此外，在现有技术中，还有一种金属-绝缘层-绝缘层(MII)结构的存储电容，这种存储电容包括Acom走线，位于Acom走线上的栅极绝缘层、位于栅极绝缘层上的钝化层以及位于钝化层上的像素电极层，这种MII结构的存储电容虽然可以避免画面残留，但其电容的上下极板之间具有两层绝缘层，导致必须增大存储电容的面积才能维持存储电容具有足够的电容，但存储电容面积的增大会导致像素的开口率下降。
技术实现思路
本专利技术的目的在于提供一种阵列基板的制作方法，能够在4光罩工艺的基础上，避免画面残留，且增大像素的开口率。为实现上述目的，本专利技术提供一种阵列基板的制作方法，包括如下步骤：步骤S1、提供一基板，在所述基板上形成第一金属层以及覆盖所述第一金属层的第一光阻层；步骤S2、图案化所述第一光阻层，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部和对应覆盖待形成阵列基板公共电极线的区域第二光阻部，所述第一光阻部的厚度小于第二光阻部的厚度；步骤S3、以所述第一光阻部和第二光阻部为遮挡对所述第一金属层进行蚀刻，形成栅极、与所述栅极电性连接的栅极线以及阵列基板公共电极线；步骤S4、去除所述第一光阻部同时减薄第二光阻部的厚度，在所述基板、栅极、栅极线以及第二光阻部上覆盖栅极绝缘层；步骤S5、在所述栅极绝缘层形成半导体岛、分别与所述半导体岛的两端接触的源极和漏极以及与所述源极电性连接的数据线；步骤S6、剥离所述第二光阻部以及位于所述第二光阻部上方的栅极绝缘层，暴露出所述阵列基板公共电极线；步骤S7、在所述栅极绝缘层和阵列基板公共电极线上形成钝化层，在所述钝化层上形成像素电极。所述步骤S2中通过一道灰阶光罩或半色调光罩图案化所述第一光阻层。所述步骤S4中通过灰化工艺去除所述第一光阻部同时减薄第二光阻部的厚度。所述步骤S6中通过激光剥离工艺剥离所述第二光阻部以及位于所述第二光阻部上方的栅极绝缘层。所述步骤S5具体包括：在所述栅极绝缘层上形成有源层、覆盖所述有源层的第二金属层以及覆盖所述第二金属层的第二光阻层；图案化所述第二光阻层，形成对应覆盖待形成源极、漏极以及数据线的区域的第三光阻部以及对应覆盖待形成沟道的区域的第四光阻部，所述第三光阻部的厚度大于第四光阻部的厚度；进行第一次蚀刻，去除未被第三光阻部和第四光阻部遮挡的第二金属层；进行第二次蚀刻，去除未被第三光阻部和第四光阻部遮挡的有源层；去除第四光阻部同时减薄第三光阻部的厚度；进行第三次蚀刻，去除未被第三光阻部遮挡的第二金属层；进行第四次蚀刻，蚀刻未被所述第三光阻部遮挡的有源层，形成沟道区；去除第三光阻部，得到半导体岛、分别与所述半导体岛的两端接触的源极和漏极以及与所述源极电性连接的数据线。所述第一次蚀刻和第三次蚀刻均为湿蚀刻制程，所述第二次蚀刻和第四次蚀刻均为干蚀刻制程。通过一道灰阶光罩或半色调光罩图案化所述第二光阻层。通过灰化工艺去除第四光阻部同时减薄第三光阻部的厚度。所述步骤S7具体包括：在所述栅极绝缘层和阵列基板公共电极线上形成钝化层；对所述钝化层进行图案化，形成贯穿所述钝化层的连接过孔，所述连接过孔暴露出所述漏极的一部分；在所述钝化层上形成像素电极薄膜，图案化所述像素电极薄膜得到像素电极，所述像素电极通过连接过孔与所述漏极电性连接。所述栅极、栅极线、源极、漏极及数据线的材料均为钼、铝及铜中的一种或多种的组合；所述栅极绝缘层及钝化层的材料均为氧化硅及氮化硅中的一种或二者的组合；所述半导体岛的材料为非晶硅、多晶硅或氧化物半导体；所述像素电极的材料为氧化铟锡。本专利技术的有益效果：本专利技术提供一种阵列基板的制作方法，该方法采用四道光罩制作阵列基板，且由阵列基板公共电极走线、钝化层及像素电极组成存储电容，存储电容的上下电极之间仅包含一层钝化层，能够有效提升单位面积的存储电容的大小，增大像素的开口率，同时存储电容结构中未包含半导体层，能够避免画面残留。附图说明为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图中，图1为本专利技术的阵列基板的制作方法的步骤S1的示意图；图2为本专利技术的阵列基板的制作方法的步骤S2的示意图；图3为本专利技术的阵列基板的制作方法的步骤S3的示意图；图4至图5为本专利技术的阵列基板的制作方法的步骤S4的示意图；图6至图13为本专利技术的阵列基板的制作方法的步骤S5的示意图；图14为本专利技术的阵列基板的制作方法的步骤S6的示意图；图15至图16为本专利技术的阵列基板的制作方法的步骤S7的示意图；图17为采用本专利技术的阵列基板的制作方法制得的阵列基板的俯视示意图图；图18为本专利技术的阵列基板的制作方法的流程图。具体实施方式为更进一步阐述本专利技术所采取的技术手段及其效果，以下结合本专利技术的优选实施例及其附图进行详细描述。请参阅图18，本专利技术提供一种阵列基板的制作方法，包括如下步骤：步骤S1、如图1所示，提供一基板10，在所述基板10上形成第一金属层20以及覆盖所述第一金属层20的第一光阻层30。具体地，所述基板10优选玻璃基板，所述第一金属层20的材料优选钼、铝及铜中的一种或多种的组合，例如两层钼夹一层铝的结构。步骤S2、请参阅图2，通过第一道光罩制程图案化所述第一光阻层30，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部31和本文档来自技高网...

【技术保护点】
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤S1、提供一基板(10)，在所述基板(10)上形成第一金属层(20)以及覆盖所述第一金属层(20)的第一光阻层(30)；步骤S2、图案化所述第一光阻层(30)，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部(31)和对应覆盖待形成阵列基板公共电极线的区域第二光阻部(32)，所述第一光阻部(31)的厚度小于第二光阻部(32)的厚度；步骤S3、以所述第一光阻部(31)和第二光阻部(32)为遮挡对所述第一金属层(20)进行蚀刻，形成栅极(21)、与所述栅极(21)电性连接的栅极线(22)以及阵列基板公共电极线(23)；步骤S4、去除所述第一光阻部(31)同时减薄第二光阻部(32)的厚度，在所述基板(10)、栅极(21)、栅极线(22)以及第二光阻部(32)上覆盖栅极绝缘层(40)；步骤S5、在所述栅极绝缘层(40)形成半导体岛(51)、分别与所述半导体岛(51)的两端接触的源极(61)和漏极(62)以及与所述源极(61)电性连接的数据线(63)；步骤S6、剥离所述第二光阻部(32)以及位于所述第二光阻部(32)上方的栅极绝缘层(40)，暴露出所述阵列基板公共电极线(23)；步骤S7、在所述栅极绝缘层(40)和阵列基板公共电极线(23)上形成钝化层(70)，在所述钝化层(70)上形成像素电极(80)。...

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：步骤S1、提供一基板(10)，在所述基板(10)上形成第一金属层(20)以及覆盖所述第一金属层(20)的第一光阻层(30)；步骤S2、图案化所述第一光阻层(30)，形成对应覆盖待形成栅极和栅极线的区域的第一光阻部(31)和对应覆盖待形成阵列基板公共电极线的区域第二光阻部(32)，所述第一光阻部(31)的厚度小于第二光阻部(32)的厚度；步骤S3、以所述第一光阻部(31)和第二光阻部(32)为遮挡对所述第一金属层(20)进行蚀刻，形成栅极(21)、与所述栅极(21)电性连接的栅极线(22)以及阵列基板公共电极线(23)；步骤S4、去除所述第一光阻部(31)同时减薄第二光阻部(32)的厚度，在所述基板(10)、栅极(21)、栅极线(22)以及第二光阻部(32)上覆盖栅极绝缘层(40)；步骤S5、在所述栅极绝缘层(40)形成半导体岛(51)、分别与所述半导体岛(51)的两端接触的源极(61)和漏极(62)以及与所述源极(61)电性连接的数据线(63)；步骤S6、剥离所述第二光阻部(32)以及位于所述第二光阻部(32)上方的栅极绝缘层(40)，暴露出所述阵列基板公共电极线(23)；步骤S7、在所述栅极绝缘层(40)和阵列基板公共电极线(23)上形成钝化层(70)，在所述钝化层(70)上形成像素电极(80)。2.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S2中通过一道灰阶光罩或半色调光罩图案化所述第一光阻层(30)。3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S4中通过灰化工艺去除所述第一光阻部(31)同时减薄第二光阻部(32)的厚度。4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S6中通过激光剥离工艺剥离所述第二光阻部(32)以及位于所述第二光阻部(32)上方的栅极绝缘层(40)。5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤S5具体包括：在所述栅极绝缘层(40)上形成有源层(50)、覆盖所述有源层(50)的第二金属层(60)以及覆盖所述第二金属层(60)的第二光阻层(100)；图案化所述第二光阻层(100)，形成对应覆盖待形成源极...

【专利技术属性】
技术研发人员：席运泽，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44