一种记录访存地址历史的硬件监测电路制造技术

一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器。本发明专利技术与现有技术相比，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。

A hardware monitoring circuit for recording the history of access addresses

A hardware monitoring circuit for recording memory access address history includes a monitoring area configuration unit, an arbitration control unit, a tag memory, a tag bit counting unit, a priority content addressing memory j, a secondary priority content addressing memory, and a multiplexer. Compared with the prior art, the invention can monitor a plurality of non-continuous address spaces by adopting two-level priority content addressing memory, the monitoring granularity can be configured and selected, the monitoring range and the monitoring granularity can be compromised and optimized, and the data information synchronization process after the single machine is out of step in the hot standby computer can be provided. Hardware support.

【技术实现步骤摘要】
一种记录访存地址历史的硬件监测电路
本专利技术涉及一种记录访存地址历史的硬件监测电路。
技术介绍
热备份计算机在连续稳定运行期间，会由于各种故障而造成某单机与其他单机失步，进而造成热备份计算机整机降级运行。为提高热备份计算机整机可靠性和寿命，将瞬时性故障造成的失步单机重新引入热备份计算机整机运行中意义很大。将其如何重新引入热备份计算机整机中重新工作问题即为并机问题。空间站GNCC采用五机热备容错构型，其中四台单机具备处理能力，一台单机无处理能力。根据GNCC运行过程，失步单机与正常单机相比区别在于现场信息的不同。现场信息可分为两类：1)时间信息；2)数据信息。因此，失步单机必须完成时间同步和数据同步才能恢复和其他正常单机的同步，本专利技术主要通过访存地址分级监测方法为失步计算机的现场数据信息的同步提供硬件支持。
技术实现思路
本专利技术解决的技术问题是：克服现有技术的不足，提供了一种记录访存地址历史的硬件监测电路，克服传统的处理器访存地址历史无法记录的不足，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。本专利技术的技术解决方案是：一种记录访存地址历史的硬件监测电路，包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器；监测区域配置单元，根据外部任务需求对监测地址范围、监测地址粒度、监测使能进行配置，将配置后的监测地址范围、监测地址粒度、监测使能送至仲裁控制单元，并根据配置的监测地址范围配置监测起始地址寄存器、监测结束地址寄存器，且监测起始地址寄存器的配置值小于监测结束地址寄存器；所述的监测地址粒度为16n字节且不大于1024字节，其中，n为整数；仲裁控制单元，监测待监测总线的写使能信号，当待监测地址处于监测地址范围且待监测总线的写使能信号有效时，判断监测地址粒度，若监测地址粒度为16n字节，生成标记存储器写信号有效且写地址为待监测地址的第n+8位到第n-1位，共10比特，将标记存储器写信号、写地址送至标记位计数单元、标记存储器；标记存储器，接收标记存储器写信号、写地址进行标记存储，当标记存储器写信号有效时，将写地址对应的比特位置为1，其余比特位不变；将标记存储器中1024个比特位对应的数值送至标记位计数单元；将标记存储器中1024个比特位对应的数值连续32个进行打包，得到32个数值包并分别送至32优先级内容寻址存储体；标记位计数单元，接收标记存储器中1024个比特位对应的数值、标记存储器写信号、写地址，当写使能信号有效，且写地址对应的标记存储器中比特位为0时，标记位计数单元加1；优先级内容寻址存储体j，其中j为不大于32的正整数，接收32位的数值包，生成监测有效标志j、优先地址输出j；其中，如果优先级内容寻址存储体j接收的32位的数值包全为0，监测有效标志j为0，否则监测有效标志j为1；当32位的数值中第k位为1且第0位到k-1位为0时，优先地址输出j为k的5位二进制，其中，k＝1，2，3，…，31，当32位的数值中第0位为1时，优先地址输出j为00000；将优先地址输出j送至多路选择器，将监测有效标志j送至二级优先级内容寻址存储体；二级优先级内容寻址存储体，接收监测有效标志j，得到32位的监测有效标志数据包，生成监测有效标志、有效地址高位；其中，如果32位的监测有效标志数据包全为0，监测有效标志为0，否则监测有效标志为1；当32位的监测有效标志数据包第k位为1且第0位到k-1位为0时，有效地址高位为k的5位二进制，其中，k＝1，2，3，…，31，当32位的监测有效标志数据包第0位为1时，有效地址高位为00000；将有效地址高位送至多路选择器；多路选择器，接收有效地址高位、优先地址输出j，对有效地址高位对应的优先地址输出j作为有效地址低位。所述的监测粒度可进行配置，可对多个非连续的地址空间进行监测。本专利技术与现有技术相比的优点在于：(1)本专利技术通过基于组合逻辑输出接口的C单元电路结构自动生成，解决了当前人工设计电路的时间开销过大的问题，具有可批量化实现组合逻辑单元的C单元加固的优点；(2)本专利技术用两级优先级内容寻址存储体，与顺序查询模式相比，具有更高的查询效率，与直接并行查询的一级查询方法相比，具有更高的评估频率；(3)本专利技术结构可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，具有很好的使用价值。附图说明图1为本专利技术整体电路结构图；图2为内容寻址存储体结构示意图。具体实施方式一种记录访存地址历史的硬件监测电路，克服传统的处理器访存地址历史无法记录的上述不足，通过采用两级优先级内容寻址存储体，可对多个非连续的地址空间进行监测，监测粒度可以进行配置选择，实现监测范围和监测粒度的折衷优化，为热备份计算机中单机失步后的数据信息同步过程提供了硬件支持。监测区域配置单元，根据外部任务需求对监测地址范围、监测地址粒度、监测使能进行配置，将配置后的监测地址范围、监测地址粒度、监测使能送至仲裁控制单元，并根据配置的监测地址范围配置监测起始地址寄存器、监测结束地址寄存器，且监测起始地址寄存器的配置值小于监测结束地址寄存器；所述的监测地址粒度为16n字节且不大于1024字节，其中，n为整数；监测粒度可进行配置，可对多个非连续的地址空间进行监测。仲裁控制单元，监测待监测总线的写使能信号有效，当待监测地址处于监测地址范围且待监测总线的写使能信号有效时，判断监测地址粒度，若监测地址粒度为16n字节，生成标记存储器写信号有效且写地址为待监测地址的第n+8位到第n-1位，共10比特，将标记存储器写信号、写地址送至标记位计数单元、标记存储器。标记存储器，接收标记存储器写信号、写地址进行标记存储，当标记存储器写信号有效时，将写地址对应的比特位置为1，其余比特位不变；将标记存储器中1024个比特位对应的数值送至标记位计数单元；将标记存储器中1024个比特位对应的数值连续32个进行打包，得到32个数值包并分别送至32优先级内容寻址存储体。标记位计数单元，接收标记存储器中1024个比特位对应的数值、标记存储器写信号、写地址，当写使能信号有效，且写地址对应的标记存储器中比特位为0时，标记位计数单元加1。优先级内容寻址存储体j，其中j为不大于32的正整数，接收32位的数值包，生成监测有效标志j、优先地址输出j；其中，如果优先级内容寻址存储体j接收的32位的数值包全为0，监测有效标志j为0，否则监测有效标志j为1；当32位的数值中第k位为1且第0位到k-1位为0时，优先地址输出j为k的5位二进制，其中，k＝1，2，3，…，31，当32位的数值中第0位为1时，优先地址输出j为00000；将优先地址输出j送至多路选择器，将监测有效标志j送至二级优先级内容寻址存储体。二级优先级内容寻址存储体，接收监测有效标志j，得到32位的监测有效标志数据包，生成监测有效标志、有效地址高位；其中，如果32位的监测有效标志数据包全为0，监测有效标志为0，否则监测有效标志为1；当32位的监测有效标志数据包第k位为1且第0位到k本文档来自技高网...

【技术保护点】
1.一种记录访存地址历史的硬件监测电路，其特征在于包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器；监测区域配置单元，根据外部任务需求对监测地址范围、监测地址粒度、监测使能进行配置，将配置后的监测地址范围、监测地址粒度、监测使能送至仲裁控制单元，并根据配置的监测地址范围配置监测起始地址寄存器、监测结束地址寄存器，且监测起始地址寄存器的配置值小于监测结束地址寄存器；所述的监测地址粒度为16n字节且不大于1024字节，其中，n为整数；仲裁控制单元，监测待监测总线的写使能信号，当待监测地址处于监测地址范围且待监测总线的写使能信号有效时，判断监测地址粒度，若监测地址粒度为16n字节，生成标记存储器写信号有效且写地址为待监测地址的第n+8位到第n‑1位，共10比特，将标记存储器写信号、写地址送至标记位计数单元、标记存储器；标记存储器，接收标记存储器写信号、写地址进行标记存储，当标记存储器写信号有效时，将写地址对应的比特位置为1，其余比特位不变；将标记存储器中1024个比特位对应的数值送至标记位计数单元；将标记存储器中1024个比特位对应的数值连续32个进行打包，得到32个数值包并分别送至32优先级内容寻址存储体；标记位计数单元，接收标记存储器中1024个比特位对应的数值、标记存储器写信号、写地址，当写使能信号有效，且写地址对应的标记存储器中比特位为0时，标记位计数单元加1；优先级内容寻址存储体j，其中j为不大于32的正整数，接收32位的数值包，生成监测有效标志j、优先地址输出j；其中，如果优先级内容寻址存储体j接收的32位的数值包全为0，监测有效标志j为0，否则监测有效标志j为1；当32位的数值中第k位为1且第0位到k‑1位为0时，优先地址输出j为k的5位二进制，其中，k＝1，2，3，…，31，当32位的数值中第0位为1时，优先地址输出j为00000；将优先地址输出j送至多路选择器，将监测有效标志j送至二级优先级内容寻址存储体；二级优先级内容寻址存储体，接收监测有效标志j，得到32位的监测有效标志数据包，生成监测有效标志、有效地址高位；其中，如果32位的监测有效标志数据包全为0，监测有效标志为0，否则监测有效标志为1；当32位的监测有效标志数据包第k位为1且第0位到k‑1位为0时，有效地址高位为k的5位二进制，其中，k＝1，2，3，…，31，当32位的监测有效标志数据包第0位为1时，有效地址高位为00000；将有效地址高位送至多路选择器；多路选择器，接收有效地址高位、优先地址输出j，对有效地址高位对应的优先地址输出j作为有效地址低位。...

【技术特征摘要】
1.一种记录访存地址历史的硬件监测电路，其特征在于包括监测区域配置单元、仲裁控制单元、标记存储器、标记位计数单元、优先级内容寻址存储体j、二级优先级内容寻址存储体、多路选择器；监测区域配置单元，根据外部任务需求对监测地址范围、监测地址粒度、监测使能进行配置，将配置后的监测地址范围、监测地址粒度、监测使能送至仲裁控制单元，并根据配置的监测地址范围配置监测起始地址寄存器、监测结束地址寄存器，且监测起始地址寄存器的配置值小于监测结束地址寄存器；所述的监测地址粒度为16n字节且不大于1024字节，其中，n为整数；仲裁控制单元，监测待监测总线的写使能信号，当待监测地址处于监测地址范围且待监测总线的写使能信号有效时，判断监测地址粒度，若监测地址粒度为16n字节，生成标记存储器写信号有效且写地址为待监测地址的第n+8位到第n-1位，共10比特，将标记存储器写信号、写地址送至标记位计数单元、标记存储器；标记存储器，接收标记存储器写信号、写地址进行标记存储，当标记存储器写信号有效时，将写地址对应的比特位置为1，其余比特位不变；将标记存储器中1024个比特位对应的数值送至标记位计数单元；将标记存储器中1024个比特位对应的数值连续32个进行打包，得到32个数值包并分别送至32优先级内容寻址存储体；标记位计数单元，接收标记存储器中1024个比特位对应的数值、标记存储器写信号、写地址，当写...

【专利技术属性】
技术研发人员：高瑛珂，刘波，刘超伟，史少龙，衣学慧，冯丹，刘鸿瑾，
申请(专利权)人：北京控制工程研究所，
类型：发明
国别省市：北京,11